SU1506591A1 - Преобразователь телевизионных стандартов - Google Patents

Преобразователь телевизионных стандартов Download PDF

Info

Publication number
SU1506591A1
SU1506591A1 SU874271770A SU4271770A SU1506591A1 SU 1506591 A1 SU1506591 A1 SU 1506591A1 SU 874271770 A SU874271770 A SU 874271770A SU 4271770 A SU4271770 A SU 4271770A SU 1506591 A1 SU1506591 A1 SU 1506591A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
group
converter
counter
Prior art date
Application number
SU874271770A
Other languages
English (en)
Inventor
Алексей Юрьевич Данилов
Анатолий Александрович Соловьев
Владимир Владимирович Миллер
Владимир Алексеевич Алексеев
Original Assignee
Предприятие П/Я А-1772
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1772 filed Critical Предприятие П/Я А-1772
Priority to SU874271770A priority Critical patent/SU1506591A1/ru
Application granted granted Critical
Publication of SU1506591A1 publication Critical patent/SU1506591A1/ru

Links

Landscapes

  • Television Signal Processing For Recording (AREA)

Abstract

Изобретение относитс  к телевидению. Цель изобретени  - расширение рабочего диапазона частот входной и выходной разверток преобразуемых телевизионных сигналов за счет устранени  зависимости верхней границы рабочего диапазона входной развертки от мгновенной частоты выходной развертки. Дл  достижени  цели в преобразователь введены дополнительный коммутатор, три триггера, г-р импульсов, формирователь сигнала приоритета, два блока посто нной пам ти. Преобразователь выполн ет следующие функции: преобразование телевизионного стандарта, под которым понимаетс  преобразование двух параметров телевизионного кадра-способа развертки и частоты кадров
ввод дополнительной информации в выходной видеосигнал
вывод дополнительной информации из входного видеосигнала. Преобразователь позвол ет сократить затраты на разработку нестандартных телевизионных систем путем использовани  в них узлов стандартных телевизионных систем, подключаемых через этот преобразователь
сократить затраты на разработку телевизионных систем путем совмещени  функций преобразовани  параметров ТВ кадра и функций ввода-вывода дополнительной информации, сократить полосу канала, требуемую дл  передачи ТВ сигнала
улучшить качество субъективного воспри ти  изображени  после выделени  дополнительной информации из строки активной части кадра путем восстановлени  в этой строке видеоинформации из одноименной строки предыдущего кадра. 2 з.п. ф-лы, 11 ил.

Description

01
QD
..Изобретение относитс  к области телевидени  и может быть применено дл  повьппени  частоты кадров в малокадровых ТВ-системах, дл  понижени  частоты кадров в системах передачи видеосигнала по узкополосным каналам св зи, дл  преобразовани  способа развертки ТВ-кадра при сопр жении передающей и приемной ТВ-систем, работающих с разными способами развертки ТВ-кадра, дл  построени  систем ввода дополнительной информации в видеосигнал и вывода ее из видеосигнала, дл  построени  приемной ТВ-системы, отображающей видеоинформацию, полученную от нескольких источников изображений , дл  формировани  спецзффек- тов, дл  построени  устройств вво
3 , 15 да-вывода изображений в ЭВМ в системах цифровой обработки изображений, дл  коммутации сигналов.
Целью изобретени   вл етс  увели- чение рабочего диапазона частот входной и выходной разверток.преобразуемых телевизионных сигналов за счет устранени  зависимости верхней границы рабочего диапазона входной раз- вертки от мгновенной частоты выходной развертки.
На фиг. 1 приведена структурна  электрическа  схема преобразовател  телевизионных стандартов; на фиг. 2 структурна  электрическа  схема блока управлени ; на фиг. 3 - структурна  электрическа  схема формировател  сигналов приоритета; на фиг. 4 - временна  диаграмма работы блока уп- равлени ; на фиг, 5 - временна  ди- .аграмма процессов записи входного видеосигнала и считывани  выходного видеосигнала; на фиг. 6 - функциональна  электрическа  схема модул  дополнительного коммутатора; на фиг, 7 - функциональна  электрическа  схема модул  блока пам ти (узла пам ти); на фиг, 8 - функциональна  электрическа  схема модул  выходного регистра; на фиг, 9 - функциональна  электрическа  схема коммутатора адресов; на фиг. 10 - функциональна  электрическа  схема блока посто нной пам ти; на фиг. 11 - функциональна  электрическа  схема модул  блока посто нной пам ти.
Преобразователь телевизионных стандартов содержит аналого-цифровой преобразователь (АЦП) 1, входной регистр 2, входной буферный регистр 3, дополнительный коммутатор 4, блок 5 пам ти, состо щий из регистра 6 перезаписи , узла 7 пам ти, выходного буферного регистра 8 и выходного ре- гистра 9, цифроаналоговый преобразователь (ПАП) 10, первый 11, второй 12, третий 13 и четвертый 14 счетчики , коммутатор 15 адресов, блок 16 управлени , первый 17, второй 18, третий 19 и четвертый 20 триггеры, генератор 21 импульсов, формировател 22 сигналов приоритета, первьй 23 и второй 24 блоки посто нной пам ти, блок 25 сравнени , п тый триггер 26 и п тый счетчик 27.
Блок 16 управлени  содержит перву и вторую линии 28 и 29 задержки и три ждущих мультивибратора 30-32.
5
59
5 0
0
5
0
0
5
14
Формирователь 22 сигналов приоритета содержит три триггера 33-35, блок 36 посто нной пам ти и четыре с лемента И 37-40,
Преобразователь телевизионных с стандартов выполн ет следующие функции: преобразование телевизионного стандарта, под которым понимаетс  преобразование двух параметров телевизионного кадра-способа развертки и частоты кадров; ввод дополнительной информации в выходной видеосигнал; вывод дополнительной информации из входного видеосигнала.
Функци  преобразовани  типа развертки реализуетс  в результате выполнени  двух процессов} запись входного видеосигнала в блок 5 пам ти, причем последовательность адресов записи соответствует способу развертки входного видеосигнала и записана в первом блоке 23 посто нной пам ти, считывание выходного видео- сиг нала из блока 5 пам ти, причем последовательность адресов считывани  соответстаует способу развертки выходного видеосигнала и записана во втором блоке 24 посто нной пам ти,
Алгоритм формировани  последовательности адресов записи определ етс  способом развертки входного видеосигнала , а алгоритм формировани  последовательности адресов считьша- ни  - способом развертки вьгходного видеосигнала.
Каждому конкретному преобразованию способа развертки соответствуют строго определенные алгоритмы формировани  последовательностей адресов записи и считьтаний. Путем подбора соответствующих последовательностей адресов записи и считывани  в блоки 23 и 24 посто нной пам ти возможно введение любого способа преобразовани  разверток из широкого класса возможных преобразований без изменени  информации, записанной в этих блоках. За счет введени  определенных последовательностей адресов записи и счи- тьшани  возможно также отображение в одном телевизионном кадре нескольких изображений или фрагментов, полученных от. нескольких источников, Преобразование частоты развертки дос-i тигаетс  за счет изменени  частоты считьшани  вьгходного видеосигнала по сравнению с частотой записи входного видеосигнала.
лизуегс  процессов:
Функци  ввода лополиительцой информации в ныхолной видеосигнал реа в результате выполнени  дв
занесени  дополнительной информации в узел 7 пам ти из внешнго устройства в режиме пр мого достпа , введение занесенной дополнительной информации в заданную строку выходного видеосигнала.
Функци  вывода дополнительной информации из входного видеосигнала реализуетс  в результате выполнени  двух цроцессов: выделени  дополнителной информации из входного видеосиг- нала и записи ее в узел 7 пам ти, вывода выделенной дополнительной информации из узла 7 пам ти во внешнее устройство в режиме пр мого доступа .
Дл  выполнени  указанных функций в преобразователе телевизионного стандарта организована работа узла 7 пам ти в четырех режимах дл  соответствующих процессов: режим записи входного видеосигнала; режим считывани  выходного видеосигнала; режим пр мого доступа по записи и режим пр мого доступа по считыванию.
Общее адресное пространство узла 7 пам ти разбито па два непересекающихс  адресных пространства: адресное пространство телевизионного кадра , в котором записываетс  входной видеосигнал и считываетс  выходной видеосигнал, причем объем этого адресного пространства должен быть достаточным дл  хранени  полного телевизионного кадра; адресное пространство дл  хранени  дополнительной информации, вводимой в видеосигнал и выводимой из видеосигнала, причем объем этого адресного пространства должен быть достаточным дл  хранени  дополнительной информации.
Введение дополнительной информации в выходной видеосигнал осуществл етс  в режиме считывани  выходного видеосигнала путем переключени  про
цесса считывани  из адресного пространства телевизионного кадра в адресное пространство дополнительной информации на промежуток времени, требуемый дл  передачи дополнительной информации.
Выделение дополнительной информации из входного видеосигнала осуществл етс  в режиме записи входного видеосигнала путем переключени  процес0
0
5
5
0
5
0
5
0
5
са записи и: адресног о пространства то- лепизионного кллра в адресное пространство дополнительной информации по признаку, показывающему наличие дополнительной информации во входном видеосигнале.
Преобразователь телевизионных стандартов работает след тощим образом .
Генератор 21 импульсов генерирует импульсы с периодом, равньп Г минимально возможному времени цикла узла 7 пам ти, которые поступают на вход блока 16 управлени . Сигнал, поступающий на вход бл°ока 16 управлени  (фиг. 2), проходит на входы первой и второй линий 28 и 29 задержки и первого, второго и третьего ждугцих мультивибраторов 30-32, которые выполн ют функцию формирователей сигналов управлени  и выдают на своих ныходах сигналы управлени , а именно: на втором выходе блока 16 управлени  формируетс  сигнал начала цикла, в качестве которого служит сигнал, поступивший на вход блока 16 управлени  (фиг. 4а); на третьем.выходе блока 16 управлени  формируетс  так- товьп импульс конца обращени  (фиг. 4д); на четвертом выходе блока 16 формируетс  тактовьй импульс начала обращени  (фиг. 4б); на первом выходе блока 16 управлени  формируетс  сигнал смены разр дов адреса (фиг. 4е), в соответствии с которым коммутатор 15 адресов подает на свой выход последовательно восемь старших и восемь младших разр дов избранного адреса, при этом верхний уровень сигнала соответствует старшим разр дам адреса, а низкий уровень - младшим .
Второй и третий ждущие мультивибраторы 31 и 32, выходы которых составл ют групповой выход блока 16 управлени , формируют сигналы синхронизации дл  узла 7 пам ти (фиг. 4в, г), которые выполн ют функцию сигналов стробировани  старших и младших разр дов адреса. К узлу 7 пам ти могут обращатьс  в трех случа х: Б процессе записи входного видеосигнала, в процессе считывани  выходного видеосигнала и в процессе пр мого доступа от внешнего устройства. Поскольку в любом цикле обращени  к узлу 7 пам ти возможно выполнение только одного процесса, дл  избежани  потерь инфорнации и разрешени  конфликтов между процессами в случае одновременного .обращени  к узлу 7 пам ти вводитс  приоритетное обслуживание процессов, которое реализуетс  формирователем 22 сигналов приоритета. Каждый из трех случаев выставл ет соответствующее требование на обслуживание. Выбо процесса записи входного видеосигнала происходит в момент перезаписи отсчетов входного видеосигнала из входного регистра 2 во входной буферный регистр 3, Это требование фиксируетс  сигналом с выхода первого счетчика 11 на триггере 17. Высокий уровень сигнала на выходе триггера 17 соответствует наличию требовани  записи входного видеосигнала. Выбор процесса считьшани  выходного видеосигнала происходит в момент перезаписи отсчетов выходного видеосигнала из выходного буферного регистра 8 в выходной регистр 9. Это требование
фиксируетс  сигналом с выхода третье- 25 пены с D-входами триггеров 33-35 сого счетчика 13 на триггере 18. Высокий уровень сигнала на выходе триггера 18 соответствует наличию требовани  считьгеани  выходного видеосигнала . Выбор процесса пр мого доступа (ТРБ ПД) в узел 7 пам ти от внешнего
устройства происходит в момент обращени  внешнего устройства дл  записи или считыва ни  дополнительной информации . Это требование фиксируетс  синалом , поступающим с седьмого внешнего входа, на триггере 19, Высокий , уровень сигнала на выходе триггера 19 соответствует наличию требовани  пр мого доступа к узлу 7 пам ти от внешнего устройства. Режимы пр мого доступа дл  записи или считывани  определ ютс  сигналом, поступающим на четвертьш вход формировател  22 сигналов приоритета с шестого внешнего входи.
Приоритеты распредел ютс  следующим образом: первый, наивысший, приоритет - у процесса считьгеани  выходного видеосигнала; второй приоритет - у процесса записи входного видеосигнала; третий, самый низкий, приоритет - у процесса пр мого доступа ,
В начале каждого цикла обращени  к узлу 7 пам ти и формирователь 22 сигналов приоритета анализирует поступление к этому моменту уровн  сигнала на выходах триггеров 17-19 и
10
65918
выбирает процесс, соответствующий самому высокому уровню,устанавливает на своих выходах управл ющие сигналы , задающие режим работы дл  обслуживани  этого процесса в данном цикле обращени , и после завершени  данного цикла обращени  сбрасывает вьтолненное требование путем перевода соответствующего триггера в нулевое состо ние. В начале следующего цикла обращени  снова анацизируютс  виды требований, как оставшиес  необслуженными в предыдущем цикле, так и новые, поступившие в течение предыдущего цикла, и работа формировател  22 сигналов приоритета повтор етс .
Анализ поступивших видов требова- 2Q ни  и установка управл ющих сигналов осуществл ютс  следующим образом.
Выходы триггеров 17-19 через п тый , седьмой и шестой входы формировател  22 сигналов приоритета соеди15
0
5
ответственно. Первый вход формировател  22 соединен с синхровходами этих же триггеров (фиг. 3). В начале цикла обращени  к узлу 7 пам ти сигналом начала цикла (фиг. 4а) производитс  перезапись состо ний триггеров 17-19 в триггеры 33-35 соответственно. Выходы триггеров 33-35 соединены с первым ,- вторым и третьим входами-блока 36 посто нной пам ти, на четвертый вход которого через четвертый вход формировател  22 сигналов приоритета подаетс  сигнал с шестого внешнего входа. Блок 36 посто нной пам ти предназначен дл  реализации управл ющих выходных сигналов формировател  22 сигналов приоритета как логических функций от сигналов требований процессов и сигналов записи/считьшани 
(Зп/Сч) с шестого внешнего входа. Эти функции дл  каждой возможной комбинации входных сигналов на входах блока 36 посто нной пам ти устанавливают управл ющие выходные сигналы дл  процесса , чье требование в данной комбинации имеет самый высокий приоритет ,
Первьй, второй и третий входы блока 36 посто нной пам ти предназначены дл  подачи сигналив требований: записи, считьгоани  и пр мого доступа. Единица соответствует наличию требовани , нуль - отсутствию требовани , Нуль (низкий уровень сигнала) на чет5
0
вертом входе блока 36 посто нной пам ти означает режим пр мого доступа дл  записи, единица (высокий уровень сигнала) - режим пр мого доступа дл  считывани .
П тыр и цгестой выходы блока 36 посто нной пам ти  вл ютс  третьим и четвертым выходами формировател  22 сигналов приоритета, уровни сигналов на этих выходах задают режимы работы узла 7 пам ти, коммутатора
15адресов и дополнительного коммутатора 4. На второй вход первого эле мента И 37 поступает тактовый импульс начала обращени  через третий вход формировател  22 сигналов приоритета с четвертого выхода блока
16управлени .На вторые входы элементов И 38-40 поступает тактовый импульс конца обращени  через второй вход формировател  22 сигналов приоритета с третьего выхода блока 16 управлени . Выходы элементов И 37-40 предназначены дл  подачи импульсных сигналов в зависимости от заданного режима работы.
В процессе записи входного видеосигнала кадровый синхроимпульс (фиг. 5а) поступает от генератора входной развертки с третьего внешнего входа на синхровходы первого и второго счетчиков 11 и 12 и устанавливает их в нулевое состо ние. В, момент окончани  кадрового синхроимпульса и начала активной части кадра
первый 11 и второй 12 счетчики освобождаютс , и первый счетчик начинает считать по модулю восемь синхроимпульсы (си) отсчетов активной части
кадра (фиг. 56), поступающие на его тактовый вход с второго внешнего входа. Одновременно эти же СИ отсчетов поступают на тактовый вход АЦП 1, обеспечива  преобразование входного аналогового видеосигнала в восьмиразр дные цифровые отсчеты, и на тактовый вход входного регистра 2, обеспечива  запись очередного цифрового
отсчета на вход этого регистра с од- .- приоритет, вырабатывает в соответст- новременным сдвигом на один разр д вии с логическими функци ми, реализо- ранее записанных в нем отсчетов. Таким образом во входном регистре 2 наванными в блоке 36 посто нной пам ти, управл ющие сигналы на своих выходах дл  процесса записи. На первом и втором вь(ходах формировател  22 устан в- ливаютс  низкие уровни сигналов. Сигнал с четвертого выхода формировател  22 поступает на тактовьй вход дополнительного коммутатора 4 и переклюкапливаетс  группа из восьми отсчетов .
Через каждые восемь СИ отсчетов первьш счетчик 11 выдает на своем выходе импульс (фиг. 5в), который поступает на тактовый вход входного
0
5
0
буферного регистра 3 и переписывает в него группу восьми отсчетов из входного регистра 2. Одновременно этот импульс поступает на первый вход триггера 17 в качестве сигнала требовани  процесса записи входного видеосигнапа и устанавливает его в единичное состо ние, после чего снова повтор етс  процесс накоплени  группы из восьми отсчетов во входном регистре 2. Формирователь 22 сигналов приоритета в начале цикла обращени  к узлу 7 пам  и, следующего по времени после момента уст ановлени  триггера в единичное состо ние, произв о- дит анализ состо ний триггеров 17- 19. Если к началу этого цикла обращени  отсутствует требование с более высоким приоритетом, чем у требовани  процесса записи входного видеосигнала (т.е. требование процесса считывани ) , то данный цикл обращени  отдаетс  дл  выполнени  процесса запи- си. Если же к началу данного цикла обращени  нар ду с требованием записи присутствует и требование считывани  с более высоким приоритетом-(на триггере 18), то требование записи выполн етс  в цикле обращени , следующем после данного. На временной диаграмме (фиг. 5) изображен последний случай.
Процесс записи группы отсчетов входного видеосигнала в цикле обращени  к узлу 7 пам ти вьшолн етс . следующим образом.
Состо ни  триггеров 17-19 сигналом начала цикла обращени  (фиг. 4а), л поступающим на первый вход формировател  22, переписываютс  в триггеры 33-35 (при этом триггер 18 требовани  процесса считывани  находитс  в нулевом состо нии, иначе в данном цикле будет выполн тьс  процесс счи- тьгоани ). После этого формирователь 22 дл  данной комбинации требований на триггерах 17-19, в которой требование записи имеет самый высокий
5
0
5
5
приоритет, вырабатывает в соответст- вии с логическими функци ми, реализо-
ванными в блоке 36 посто нной пам ти, управл ющие сигналы на своих выходах дл  процесса записи. На первом и втором вь(ходах формировател  22 устан в- ливаютс  низкие уровни сигналов. Сигнал с четвертого выхода формировател  22 поступает на тактовьй вход дополнительного коммутатора 4 и переклю 15
чает его в режим соединени  группового информационного входа регистра 6 перезаписи с групповым выходом входного буферного регистра 3. Сигнал с третьего выхода формировател  22 пос- тупает на соответствующий вход узла 7
пам ти и переключает его в режим записи . Оба сигнала.с четвертого и третьего выходов формировател  22 поступают на первый и второй тактовые входы коммутатора 15 адресов и переключает его в режим соединени  группового выхода первого блока 23
посто нной пам ти с вторым групповым
входом узла 7 пам ти, что обеспечивает подачу на адресные входы последнего адреса записи группы отсчетов входного видеосигнала.
На первом и четвертом выходах . блока 36 посто нной пам ти устанавливаютс  высокие уровни сигналов, которые приоткрывают элементы И 37 и 40. Через элемент И 37 проходит тактовый импульс начала обращени  (фиг. 46) на второй выход формировател  22/с которого он поступает на тактовый вход регистра 6 перезаписи и переписывает в него группу отсчето из входного буферного регистра 3. Сразу после этого начинаетс  запись отсчетов из регистра 6 перезаписи в восемь параллельных каналов узла 7 пам ти.
Состо ни  входного буферного регистра 3 и регистра 6 перезаписи показаны на фиг. 5г, д соответственно . Верхний уровень соответствует состо нию хранени  информации ре- гистрами, нижний уровень - безразличному состо нию. На фиг. 5е показаны следующие последовательно друг за другом циклы/обращени  к узлу 7 пам ти . Временна  диаграмма изображена дл  случа , когда частоты поступлени  требований процесса записи (фиг. 5в) и требований процесса считывани  (фиг. 5и) принимают значени  равные величине, обратной удвоенному периоду цикла обращени . Входной буферный регистр 3 должен хранить информацию в промежутке между поступлением требовани  процесса записи и перезаписью ее в регистр 6 перезаписи (фиг. 5г), а регистр 6 перезаписи должен хранить информацию в течение всего цикла обращени , который отдан дл  процесса записи (фиг. Зд),
-
5
0
5
1 2
На временной диаграмме показан случай , когда требовани  процессов записи и считывани  поступают в течение одного цикла обращени , поэтому требование процесса записи выполн етс  в цикле обращени , следующем после ближайшего к нему.
При записи отсчетов из .регистра 6 перезаписи в узел 7 пам ти сигнал смены разр дов адреса (фиг. 4е), поступающий на третий тактовбй ,вход коммутатора 15 адресов, обеспечивает последовательную подачу на второй груп- повой вход узла 7 пам ти восьми стар- Ьих и восьми младших разр дов шестнадцатиразр дного адреса с выхода первого блока 23 посто нной пам ти, а сигналы синхронизации, поступающие на первый групповой вход узла 7 пам ти, обеспечивают стробирование младших и старших разр дов адреса.
После окончани  записи информации в узел 7 пам ти в конце цикла обращени  через приоткрытый элемент И 40 проходит тактовый импульс конца обращени  (фиг. 4д), который через п тый выход фЬрмировател  22 прохо- дит на тактовый вход второго счетчика 12 и увеличивает его состо ние на единицу, устанавлива  на выходе вого блока 23 посто нной пам ти тем самым новый адрес дл  записи следующей группы отсчетов в следующем цикле записи. Последовательное состо ние второго счетчика 12 показано на фиг. 5ж, где п - номер самой последней группы из восьми отсчетрв в активной части кадра. Этот же тактовый импульс конца обращени  поступает на второй вход триггера 17 и сбра- сьгеает его в нуль, что означает выполнение требовани  процесса записи входного видеосигнала. После этого триггер 17 готов зафиксировать следующее требование процесса записи, которое по витс  после накоплени  следующей группы из восьми отсчетов входного видеосигнала во входном регистре 2,
В режиме записи входного видеосигнала элементы И 38 и 39 заперты низкими уровн ми сигналов на втором и третьем выходах блока 36 посто нной пам ти, поэтому на первом и шестом выходах формировател  22 сигналов нет.
Описанный процесс записи повтор етс  дл  каждой группы из восьми отсчетов входного видеосигнала в течение всей активной части кадра.
В процессе вывода из входного видеосигнала передаваемой в нём дополнительной информации, котора  может занимать одну или несколько строк, на дев тый внешний вход постпает от генератора СИ входного видесигнала импульс начала передачи дополнительной информации. На дес тый внешний вход поступает от того же генератора импульс конца передачи дополнительной информации. Дополнительна  информаци  передаетс  во входном видеосигнале во временном промежутке между моментами поступлени  этих импульсов,
В случае отсутстви  дополнительной информации во входном видеосигнале четвертый триггер 20 имеет на выходе нулевое состо ние и первый блок 23 посто нной пам ти выдает последовательность адресов записи входного видеосигнала в адресном пространстве телевизионного кадра узла 7 пам ти.
В случае передачи дополнительной информации во входном видеосигнале
импульс начала передачи дополнительной информации поступает с дев того внешнего входа на первый-вход четвертого триггера 20, переводит его в единичное состо ние, сигнал с его выхода поступает на старший адресный разр д первого блока 23 посто нной .пам ти и переключает его адресное пространство, которое начинает вы- дава±ь последовательность адресов записи в адресном пространстве хра- нени  дополнительной информации узла 7 пам ти синхронно с изменением состо ний на выходе счетчика 12, куда и записываетс  поступающа  допол нительна  информаци .
В момент окончани  передачи дополнительной информации импульс конца передачи дополнительной информации поступает с дес того внешнего входа на второй вход четвертого триггера 20, возвращает его в нулевое состо ние , тем самым производитс  обратное переключение адресного пространства дл  дальнейшей записи входного видеосигнала в адресное пространство телевизионного кадра.
Возможно выделение дополнительной информации как из строк кадрового гас щего импульса, так и из строк
0
5
0
5
0
5
0
5
0
5
активHoii части кадра. В случа  передачи дополнительной информации в строках активной части калра при воспроизведении записанного в узле 7 пам ти телевизионного кадра в тех строках, в которых в текущем кадре видеоинформаци  была потер на вследствие передачи в этих строках дополнительной информации, воспроизводитс  видеоинформаци  из соответствующих строк предыдущего по времени кадра , ранее записанного в узле 7 пам ти . Это гарантирует хорошее качество восстановленного изображени  вследствие сильной коррел ции между собой соседних по времени ТВ-кадров. После того, как выделенна  дополнительна  информаци  запишетс  в узле 7 пам ти, она извлекаетс  оттуда в реж1тме пр мого доступа по считыванию от внешнего устройства.
В процессе считывани  выходного видеосигнала кадровый СИ (фиг. 5з) поступает от генератора синхроимпульсов вьрсодной развертки с четвертого внешнего входа на синхровходы третьего и четвертого счетчиков 13 и 14 и устанавливает их в нулевое состо ние . В момент окончани  кадрового СИ, которое опережает начало активной части кадра выходного видеосигнала на шестнадцать периодов СИ отсчетов выходного видеосигнала (фиг. 5з, л), третий счетчик 13 начинает считать по модулю восемь синхроимпульсы отсчетов , поступающие на его тактовый вход с п того внешнего входа от того же генератора. После поступлени  первых восьми СИ отсчетов сигнал с выхода счетчика 13 поступает на первьй вход триггера 18 в качестве сигнала требовани  процесса считывани  выходного видеосигнала и устанавливает его в единичное состо ние. Поскольку требование процесса считывани  обла- наивысшим приоритетом, то формирователь 22 в ближайшем цикле обращени  к узлу 7 пам ти начинает считывание из него группы отсчетов выходного видеосигнала .
В начале цикла обращени  сигналом начала цикла состо ни  триггеров 17- 19 переписьшаютс  в триггеры 33-35, после чего на выходы формировател  22 подаютс  управл ющие сигналы, задающие режим считывани  из узла 7 пам ти отсчетов выходного видеосигнала . На третьем и четвертом выходах
15 . 150 формировател  22 устаи нливаютс  ННЗК1Ш (нулевой) н высокий (единичный ) уровни сигналов соответственно, Сигнал с третьего выхода поступает на п тьш тактовьп вход узла 7 пам ти и переключает его в режим считывани , сигналы с третьего и четвертого выходов формировател  22 поступают на первьй и второй входы коммутатора 15 адресов и переключают его в режим соединени  группового выхода второго блока 24 посто нной пам ти с вторым групповым входом узла 7 пам ти, что обеспечивает подачу на адресные входы последнего адреса считьгеани  группы отсчетов выходного видеосигнала.
После завершени  считывани  восьми отсчетов из узла 7 пам ти, при котором сигнал смены разр дов адреса, поступающий на третий тактовьп1 вход коммутатора 15 адресов, и синхросиг
налы, поступающие на первый групповой вход узла 7 пам ти, выполн ют ту же функцию, что и при выполнении цикла записи, тактовьв импульс конца обращени  (фиг. 4д) проходит через элемент И 38, которьп приоткрыт высоким уровнем сигнала на втором выходе блока 36 посто нной пам ти, на первый выход формировател  22. С этого выхода тактовый импульс конца обращени  поступает на тактовый вход выходного буферного регистра 8 и записывает в него восемь отсчетов, считанных из узла 7 пам ти. Этот же импульс поступает на тактовый вход четвертого счетчика 14 и увеличивает его состо ние на единицу, устанавлива  тем самым на выходе второго блок 24 посто нной пам ти новый адрес дл  считьгоаки  следунлцей группы отсчетов в следующем цикле считывани . Одно- временно этот же импульс поступает на второй вход триггера 18 и сбрасы- |вает его в нуль, что означает выпол- Iнекие требовани  процесса считывани  После того, как счетчик 13 отсчитает вторые восемь СИ отсчетов, следующих по окончании кадрового СИ, импульс с выхода счетчика 13 снова устанавливает триггер 18 в единичное состо ние дл  считывани  следующей группы отсчетов. Одновременно в выходной регистр 9 переписываютс  параллельно восемь отсчетов из выходного буферного регистра 8, после чег синхронно с СИ отсчетов, поступающими на первый тактовьп вход регистра 9 и ЦАП 10, эти отсчеты последоватеп0
591
5
0
5
16
но П1лд1)иглютс  из н 1ходнпго регистра 9 и преобразовываютс  R анштогоньп видеосигнал.
К моменту, когда последний восьмой отсчет выдвинетс  ич выходного регистра 9, в выходном буферном регистре 8 хранитс  группа следующих восьми отсчетов, считанных из .узла 7 пам ти , котора  переписываетс  в выходной регистр 9 после выхода из него последнего восьмого отсчета. Таким образом обеспечиваетс  непрерывна  последовательность видеосигнала на выходе ЦАЛ 10.
Последовательность сигналов с-выхода третьего счетчика 13 показана на фиг. 5и. Вьпсодной буферный регистр 8 хранит группу отсчетов между моментами окончани  цикла считьшани  и начала развертки этой группы отсчетов в выходном регистре 9 (фиг. 5к, л). Последовательность состо ний счетчика 14 показана на фиг. 5м, где п - номер самой последней группы отсчетов н активной части кадра выходного видеосигнала.
В процессе ввода дополнительной информации в выходной видеосигнал кадровый СИ поступает с четвертого внешнего входа на синхровход п того счетчика 27 И на первый вход п того триггера 26, который представл ет собой R-вход, и устанавливает -их в нулевое состо ние.
На втором групповом входе блока 25 сравнени  с двенадцатого внещнего входа устанавливаетс  номер строки видеосигнала, в которую необходимо ввести дополнительную информацию. Выход блока 25 сравнени  соединен с информационным входом триггера 26, представл ющим собой D-вход. Тактовый вход п того счетчика 17 соединен с тактовым вхадом п того.триггера 26. После окончани  кадрового СИ п тый счетчик 27 начинает считать строчные СИ, поступающие с одиннадцатого внещнего входа, измен   свое -- состо ние в момент фронта строчного СИ. На выходе п того счетчика 27 устанавливаетс  номер текущей строки выходного видеосигнала, который поступает на первьй групповой вход блока 25 сравнени .
Блок 25 сравнени  сравнивает номер текущей строки с установленным на его втором входе. Если они не равны, то на выходе блока 25 сравнени  - нуль.
0
5
40
45
55,
10
15
20
25
который сплдом строчиог о СИ, поступившим на тактов1, вход триггера 26, перезаписьи5аетс  в пего. т.е. па выходе триггера 26 остаетс  прежпее, нулевое состо пие. Когда после прихода очередного фронта строчного СИ номер текущей строки па выходе счетчика 27 станет равным установленному на двенадцатом внешнем входе, на выходе блока 25 сравнени  устанавливаетс  единица, котора  спадом строчного СИ переписываетс  в триггер 26. Это единичное состо ние на выходе триггера 26 удерживаетс  до конца текущей строки.
Единичный сигнал с выхода триггера 26 поступает на тактовьй вход второго блока 24 посто нной пам ти, пред- ставл ющий собой старший адресный разр д, и переключает его адресное пространство, в результате чего оно начинает выдавать последовательность адресов считывани  в адресном пространстве хранени  дополнительной информации узла 7 пам ти синхронно с изменением состо ний на выходе счетчика 14, откуда считываетс  дополнительна  информаци , записанна  туда ранее в режиме пр мого доступа по за- JQ писи.
Считываема  дополнительна  информаци  поступает по той же цепи, что и считываемьпЧ выходной видеосигнал, на выход ДАЛ 10. Таким образом производитс  ввод дополнительной инфор- нации в заданную строку выходного видеосигнала.
После окончани  заданной текущей строки на выходе блока 25 сравнени  устанавливаетс  нуль, триггер 26 возвращаетс  в нулевое состо ние, второй блок 24 посто нной пам ти переключаетс  обратно и продолжает выдавать последовательность адресов считьшани  выходного видеосигнала.
Процесс пр мого доступа в узел 7 пам ти осуществл етс  в двух режимах: доступ по записи и доступ по считыванию.
При по влении необходимости пр - мо Го доступа в узел пам ти от внешнего устройства с седьмого внешнего входа поступает импульс требовани  (ТРБ ПД) на первьп вход триггера 19 и устанавливает его в единичное состо ние , С шестого пнешнего входа на четвертый вход формировател  22 сигналов приоритета поступает сигнал.
35
40
45
50
55
10
15
20
25
JQ
5
0
5
0
5
(шредел ющий свсим урс впем режим пр мог о доступа по записи или по счи- тътлтт (Зп/Сч).
Требование процесса пр мого доступа имеет самьп низкий приоритет,
поэтому оно выполн етс  в том цикле Iобращени  к узлу 7 пам ти, к началу которого отсутств тот требовани  других процессов, т.е. к началу которого триггеры 17 и 18 наход тс  в нулевом состо нии, Дп  включени  процесса пр мого доступа формирователь 22 в начале цикла обршцени  устанавливает на своих третьем и четвертом выходах сигналы, переключающие коммутатор 15 адресов в режим соединени  второго группового входа узла 7 пам ти с восьмым внешним входом, на котором устанавливаетс  адрес, по которому необходимо произвести обращение процесса пр мого доступа (Адрес ПД). Дополнительный коммутатор 4 сигналом с четвертого выхода формировател  22 устанавливаетс  в режим соединени  группового информационного входа регистра 6 перезаписи с тринадцатым внешним входом, на котором устанавливаетс  информаци , записьгеае- ма  в режиме пр мого доступа по записи .
Сигнал с третьего выхода формировател  22 поступает на тактовый вход узла 7 пам ти и устанавливает его, в зависимости от сигнала на шестом внешнем входе, либо в режим считьгоа- ни , либо в режим записи.
Сигнал смены разр дов адреса, поступающий на третий вход коммутатора 15 адресов, и синхросигналы, поступающие на первьш групповой вход узла 7 пам ти, выполн ют ту же функцию, что и в описанных процессах.
В случае, если выполн етс  процесс пр мого доступа в режиме записи, тактовый импульс начала обращени  с второго выхода формировател  22 поступает на тактовый вход регистра 6 перезаписи и записывает в него информа-: цию, установленную на тринадцатом внешнем входе. Сразу после этого начинаетс  цикл записи в узел 7 пам ти ,
В случае, если выполн етс  процесс пр мого доступа в режиме считьгаани , в узле 7 пам ти выполн етс  цикл считывани , после чего считанна  информаци  поступает на- третий внешний выход.
В конце цикла обращенич тлктппый импульс конца ц ткJIa обращени  поступает с шестого выхода формировател  22 на BTOpofi вход триггера 19, сбрасыва  его в нулевое состо ние, а также на второй внешний выход (Сброс ПЦ), что означает выполнение требовани  процесса пр мого доступа.
Таким образом, преобразователь телевизионных стандартов позвол ет: сократить затраты на разработку нестандартных телевизионных систем путем использовани  в них узлов стандартных телевизионных систем, под- ключаемых через этот преобразователь сократить затраты на разработку те- :левизионных систем путем совмещени  функций преобразовани  параметров ТВ- кадра и функций ввода-вывода дополни- тельной информации; сократить полосу канала, требуемую дл  передачи ТВ- сигнала улучшить качество субъективного воспри ти  изображени  после выделени  дополнительной информа- ции из строки активной части кадра путем восстановлени  в этой строке видеоинформации из одноименной строки пpeдыдya eгo кадра.

Claims (5)

1. Преобразователь телевизионных стандартов, содержащий последовательно соединенные аналого-цифровой пре- образонатель (АЦП), входной регистр и-входной буферньш регистр, а также последовательно соединенные блок пам ти и цифроаналоговый преобразователь (ЦАП), первый счетчик, второй счетчик, коммутатор адресов, третий счетчик,блок управлени , первый и второй триггеры и блок сравнени ,при этом информационный вход АЦП  вл етс  первым входом преобразовател  те- левизионных стандартов, информационный выход ПАП - первым выходом преобразовател  телевизионных стандартов , тактовый вход первого счетчика соединен с тактовыми входами АЦП и входного регистра и  вл етс  вторым входом преобразовател  телевизионных стандартов, синхровход первого счетчика соединен с синхровходом второго счетчика и  вл етс  третьим входом преобразовател  телевизионных стандартов, синхровход третьего счетчика - четвертым входом разовател  телевизионных стандартен.
5 0 5
0
. д j 0 j
TaKTCiHMii пход трстьегп гчетч ка сой- линей с тактонып nxtinoM ЦЛП и первым тактовым входом Гхчока пам ти и  вл етс  п тым входом преобразовател  телевизионных стандартов, групповой ныход блока управлени  соединен с первым групповым входом блока пам ти, rpynnonoii выход коммутатора адресов - с вторым групповым входом блока пам ти , выход третьего счетчика - с вторым тактовым входом блока пам ти, выход первого счетчика - с синхро- входами первого триггера и входного буферного регистра, отличающийс  тем, что, с целью увеличени  рабочего диапазона частот входной и выходной разверток преобразуемых телевизионных сигналов за счет устранени  зависимости верхней границы рабочего диапазона входной развертки от мгновенной частоты выходной развер1 ки, введены три триггера, формирователь сигналов приоритета, два счетчика, два блока посто нной пам ти, генератор импульсов и дополнительный коммутатор, при этом групповой выход входного буферного регистра через дополнительньп1 коммутатор соединен с третьим групповым
входом блока пам ти, к третьему тактовому входу которого подключены тактовые входы второго триггера и четвертого счетчика, а также перчый выход формировател  сигналов приоритета , второй выход которого соединен с четвертым тактовым входом блока пам ти, третий выход формировател  сигналов приоритета соединен с п тым тактовым входом коммутатора адресов, второй тактовый вход которого подключен к тактовому входу дополнительного коммутатора и четвертому выходу формировател  сигналов приоритета, п тый выход формировател  сигналов приоритета соединен с тактовыми входами первого триггера и второго счетчика, первый выход блока управлени  подключен к третьему тактовому входу коммутатора -адресов, второй, третий, и четвертый выходы блока управлени  соединены соответственно с первым, вторым и третьим входами формировател  сигналов приоритета, четвертый вход которого  вл етс  шестым входом преобразовател  телевизионных стандартов , вход блока управлени  соединен с выходом генератора импульсов, п тый вход формировател  сигналов
- 15
.присфитета подключен к выхсду первого триггера, шестой вход - к выходу третвег о триггера, парный вход которого  вл егс  седьмым входом преобразовател  телевизионных стандартов, а второй вход третьего триггера соединен с шестым выходом формировател  сигналов приоритета и  вл етс  вторы выходом преобразовател  телевизионны стандартов, седьмой вход формировател  сигналов приоритета подключен к выходу второго триггера, групповой выход второго счетчика соединен через первый блок посто нной пам ти с первым групповым входом коммутатора адресов, второй групповой вход кото- рого  вл етс  восьмым входом преобразовател  телевизионных стандартов, тактовый вход первого блока посто нной пам ти соединен с выходом четвертого триггера, первый и второй входы которого  вл ютс  соответственно дев тым и дес тым входами преобразовател  телевизионных стандартов, синхровход п того триггера соединен с синхровхо- дом третьего, четвертого и п того счетчиков, тактовый вход п того счетчика соединен с тактовым входом п того триггера и  вл етс  одиннадцатым входом преобразовател  телевизионных стандартов, групповой вь1ход п того счетчика соединен с первым групповым входом блока сравнени , второй групп повой вход которого  вл етс  двенадцатым входом преобразовател  телевизионных стандартов, выход блока сравнени  через п тый триггер соединен с тактовым входом второго блока пос- .то нной пам ти, групповой вход которого соединен с групповым выходом чет четвертого счетчика, а групповой выход второго блока посто нной пам ти подключен к третьему групповому входу коммутатора адресов, причем вы- ход третьего счетчика соединен с синхровходом второго триггера, второй групповой вход дополнительного коммутатора  вл етс  тринадцатым входом преобразовател  телевизионных стандартов, а второй групповой вьпсод блока пам ти - третьим выходом преобразовател  телевизионных стандартов .
g 5 0 5 0 5
5
0
2.Преобразователь по п. I, отличающийс  тем, что блок управлени  содержит две линии задержки и три ждущих мультивибратора , входы которых соединены между собой и  вл ютс  внешним входом и вторым внешним выходом блока управлени , выходы первой и второй линий задержки  вл ютс  соответственно третьим и четвертым внешн1тми выходами блока управлени , выход первого ждущего мультивибратора  вл етс  первым внешн1тм выходом блока управлени , а выходы второго и третьего ждущих мультивибраторов - групповым выходом блока управлени .
3.Преобразователь по п. 1, отличающийс  тем, что формирователь сигналов приоритета содержит три триггера, блок посто нной пам ти и четыре элемента И, при этом первые входы первого, второго
и третьего триггеров  вл ютс  п тым, седьмым и шестым внешними входами формировател  сигналов приоритета соответственно, вторые их входы соединены между собой и  вл ютс  первым внешним входом формировател  сигналов приоритета, выходы первого, второго и третьего триггеров подключены соответственно к первому, второму и третьему входам блока посто нной пам ти, четвертый вход которого  вл етс  четвертым внешним входом формировател  сигналов приоритета , с первого по четвертый выходы блока посто нной пам ти соединены соответственно с первыми входами с первого по четвертый элементов И, выходы которых  вл ютс  соответственно вторым, первым, шестым и п тым внешними выходами формировател  сигналов приоритета,второй вход первого элемента И  вл етс  третьим внешним входом формировател  сигналов приоритета, вторые входы второго , третьего и четвертого элементов И соединены между собой и  вл ютс  вторым внешним входом формировател  сигналов приоритета, п тый и шестой выходы блока посто нной пам ти - соответственно четвертым и третьим внешними выходами формировател  сигналов приоритета.
5. «И Sl
ll
p tie
SI
Sy«G
1
(j tj
.11
g
Ill-s
rl
5
jr
7
cs
Й
iLi
«3 5 S.
§
.«Й
.1
fD
lit
% u
J §
i
v
1
.«Й
S
0
«
Фиг.З
период tfu/f/ra
ипоминаюи его ycmpoucmia Фиг.
Начало ttumitlHfu части кадра
-If
fOHtu ufmulncu части каЗрл
XtMfu aifmulHtu части хадра
п- п ri l n J
&
I 6
t
I
P
.8
Второй групповой, бход
Фиг. 9
150659
АЮ АО
All iz
DC
m
IW
V/o
V/1
15.
n
11
ModyMj
16
7/
модул г
76
76
//
Modt/ffbiB
16
Фиг.ю
Редактор О.Юрковецка 
Составитель О.Канатчикова
Техред М.Ходанич, Корректор В.Кабаций
Заказ 5449/57
Тираж 626
ВНИИПИ Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035 Москва, Ж-35, Раушска  наб., д. А/5
фиг. л
Подписное
SU874271770A 1987-06-30 1987-06-30 Преобразователь телевизионных стандартов SU1506591A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874271770A SU1506591A1 (ru) 1987-06-30 1987-06-30 Преобразователь телевизионных стандартов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874271770A SU1506591A1 (ru) 1987-06-30 1987-06-30 Преобразователь телевизионных стандартов

Publications (1)

Publication Number Publication Date
SU1506591A1 true SU1506591A1 (ru) 1989-09-07

Family

ID=21314609

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874271770A SU1506591A1 (ru) 1987-06-30 1987-06-30 Преобразователь телевизионных стандартов

Country Status (1)

Country Link
SU (1) SU1506591A1 (ru)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998011722A1 (fr) * 1996-09-10 1998-03-19 Miroshnichenko Sergei Ivanovic Systeme de television a haute definition

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1016850, кл. Н 04 N 7/01, 1983. *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998011722A1 (fr) * 1996-09-10 1998-03-19 Miroshnichenko Sergei Ivanovic Systeme de television a haute definition

Similar Documents

Publication Publication Date Title
US4855833A (en) Television channel selection apparatus employing multi-picture display
US5619438A (en) Filter circuit for use with real-time image converter
US4386367A (en) System and method for converting a non-interlaced video signal into an interlaced video signal
US4668985A (en) Video signal processing apparatus
US4783698A (en) Interpolator for compressed video data
US4951143A (en) Memory configuration for unsynchronized input and output data streams
SU1506591A1 (ru) Преобразователь телевизионных стандартов
JPS61269265A (ja) 映像信号時間軸補正装置
EP0674437B1 (en) Video processor with field memory for exclusively storing picture information
US4901148A (en) Data processing device
EP0423979B1 (en) High definition video signal recording systems
JPH0454789A (ja) テレビ画像表示装置
US5249229A (en) Device and method for generating control signals
EP0377443A2 (en) Composite video frame store
US5644757A (en) Apparatus for storing data into a digital-to-analog converter built-in to a microcontroller
JPH02312380A (ja) 表示装置
SU1536368A1 (ru) Устройство дл ввода информации
SU1494778A1 (ru) Устройство дл отображени информации на экране телевизионного приемника
SU1343562A1 (ru) Устройство дл преобразовани телевизионного стандарта
SU1269180A1 (ru) Устройство дл отображени информации на экране электронно-лучевой трубки
SU1647628A1 (ru) Устройство дл отображени информации на экране телевизионного индикатора
SU1085014A1 (ru) Устройство дл воспроизведени изображени
SU1753487A1 (ru) Устройство дл формировани цветовых сигналов графического изображени
SU1334395A1 (ru) Устройство дл воспроизведени изображени
JPH0548667B2 (ru)