SU1504760A1 - Device for controlling rectifier converter - Google Patents

Device for controlling rectifier converter Download PDF

Info

Publication number
SU1504760A1
SU1504760A1 SU874194900A SU4194900A SU1504760A1 SU 1504760 A1 SU1504760 A1 SU 1504760A1 SU 874194900 A SU874194900 A SU 874194900A SU 4194900 A SU4194900 A SU 4194900A SU 1504760 A1 SU1504760 A1 SU 1504760A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
unit
control
amplifier
Prior art date
Application number
SU874194900A
Other languages
Russian (ru)
Inventor
Александр Васильевич Волков
Александр Сергеевич Гринченко
Олег Игоревич Бородай
Original Assignee
Всесоюзный Научно-Исследовательский, Проектно-Конструкторский И Технологический Институт Силовых Полупроводниковых Устройств
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Всесоюзный Научно-Исследовательский, Проектно-Конструкторский И Технологический Институт Силовых Полупроводниковых Устройств filed Critical Всесоюзный Научно-Исследовательский, Проектно-Конструкторский И Технологический Институт Силовых Полупроводниковых Устройств
Priority to SU874194900A priority Critical patent/SU1504760A1/en
Application granted granted Critical
Publication of SU1504760A1 publication Critical patent/SU1504760A1/en

Links

Landscapes

  • Rectifiers (AREA)

Abstract

Изобретение относитс  к электротехнике и может быть использовано дл  управлени  вентильными преобразовател ми. Целью изобретени   вл етс  улучшение энергетических показателей. Устройство содержит блок 1 импульсно-фазового управлени , блок 2 ограничени  угла регулировани , блок 3 формировани  диапазона управлени , каналы 4-6 блока логики, каждый из которых содержит RS-триггер 7 и элементы И-НЕ 8, 9. Каналы блока логики соединены с усилител ми-формировател ми 10-15, которые соединены с источником 18 управл ющего сигнала, содержащим элемент НЕ 19, элемент 20 задержки, элемент И-НЕ 21, элемент НЕ 22 и узел 23 формировани  сигнала защиты. Кроме того, устройство снабжено последовательно соединенными дифференцирующим блоком 25 и формирователем 24 длительности импульсов. 2 ил.The invention relates to electrical engineering and can be used to control valve converters. The aim of the invention is to improve the energy performance. The device contains a pulsed-phase control unit 1, a control angle limiting unit 2, a control range forming unit 3, logic block channels 4-6, each of which contains an RS flip-flop 7 and elements of AND-HE 8, 9. The channels of the logic block are connected to the amplifiers of the formers 10-15, which are connected to the source 18 of the control signal, comprising the element 19, the delay element 20, the element AND-21, the element 22 and the protection signal generating unit 23. In addition, the device is equipped with series-connected differentiating unit 25 and the shaper 24 pulse duration. 2 Il.

Description

СПSP

оabout

4 four

ОABOUT

фиг./Fig. /

3 15047603 1504760

Изобретение относитс  к электротехнике , в частности к преобразовательной технике, и может быть использовано дл  управлени  вентильными преобразо- вател ми.The invention relates to electrical engineering, in particular, to converter technology, and can be used to control valve converters.

Целью изобретени   вл етс  повышение энергетических показателей.The aim of the invention is to increase the energy performance.

На фиг. 1 представлена функциональна  схема устройства дл  управле-tO ни  вентильным преобразователем; на фиг. 2 - временные диаграммы его работы.FIG. 1 shows a functional diagram of the device for control-tO or a valve converter; in fig. 2 - time diagrams of his work.

Устройство дл  управлени  вентильТретьи входы усилителей-формирователей 10-15 соединены с выходами блока логики, сигнал на которых опе режает сигнал на первых их входах на 60, например, третий вход усилител -формировател  10 соединен с первым входом усилител  формировател  13, т.е. с вькодом канала 5.A device for controlling the valve. The third inputs of the driver amplifiers 10-15 are connected to the outputs of the logic unit, the signal on which directs the signal at their first inputs by 60, for example, the third input of the amplifier shaper 10 is connected to the first input of the driver of the driver 13, i.e. with channel 5 code.

На фиг. 2 приведены временные ди граммы работы устройства, где I l.t ll,2 - выходные сигналы блока ;FIG. 2 shows the time diagrams of the device, where I l.t ll, 2 - output signals of the unit;

и,.and,.

2-12-1

иand

г-гgd

- выходные сигналы блока- block output signals

2i Uj,, , и3-2 выходные сигналы ным преобразователем содержит блок 1 15 блока 3; U.,, U j - выходные сигимпульсно-Лазового управлени , блок 2 ограничени  максимального угла регулировани , блок 3 формировани  диапазона управлени , каналы 4 -6 блока логики, каждый из которых выполнен на RS-триггере 7 и двух элементах И-НЕ 8 и 9 (на чертеже показана структура канала 4, каналы 5, 6 выполнены аналогично), усилители-формирователи 10-15, каждый из которых выполнен идентично в виде последовательно соединенных элемента И-КЕ 16 и усилител  17. Источник 18 управл ющего сигнала состоит из последовательно соединенных первого инвертирующего элемента НЕ 19, элемента 20 задержки,элемента И-НЕ 21, второго элемента НЕ 22; второй и третий входы элемента 21 соединены соответственно с выходом узла 23 формировани  сигнала защиты и выходом элемента 19. Вход элемента 19  вл етс  входом источника 18 и соединен с третьим входом элемента 16, входами усилителей-формирователей 10-15 и с выходом формировател  24 длительности импульсов, который входом соединен с выходом дифференцирующего блока 25.2i Uj ,,, и 3-2 output signal converter contains a block 1 15 block 3; U. ,, U j - output sigpulse-Lazy control, block 2 limits the maximum control angle, block 3 forming the control range, channels 4 -6 of the logic block, each of which is performed on the RS-trigger 7 and two elements IS-HE 8 and 9 (in the drawing, the structure of channel 4 is shown, channels 5, 6 are made similarly), amplifiers 10-15, each of which is identical in the form of series-connected element I-KE 16 and amplifier 17. The control signal source 18 consists of sequentially United First Inverting Ele HEn 19, delay element 20, AND-NOT element 21, the second element NOT 22; the second and third inputs of the element 21 are connected respectively to the output of the protection signal generating unit 23 and the output of the element 19. The input of the element 19 is the input of the source 18 and is connected to the third input of the element 16, the inputs of the shaping amplifiers 10-15 and the output of the pulse width former 24 which the input is connected to the output of the differentiating unit 25.

I Дифференцирующий блок 25 своимиI differentiating unit 25 with my own

входами соединен с выходами каналов 4-6.inputs connected to the outputs of channels 4-6.

Выход первого элемента 8 в каналах 4-6 соединен с одним из S-вхо- дом триггера 7, выход второго элемента 9 соединен с одним из R-BXO- дов триггера 7. При этом выходы триггера 7  вл ютс  выходами каналов 4-6 и соединены с первыми входами усилителей-формирователей 10-15The output of the first element 8 in channels 4-6 is connected to one of the S-input of trigger 7, the output of the second element 9 is connected to one of the R-BXOs of trigger 7. In this case, the outputs of trigger 7 are outputs of channels 4-6 and connected to the first inputs of the amplifier-shapers 10-15

Входы элементов В и 9 соединены соответственно с блоками 1 и 3 и с источником 18.The inputs of the elements b and 9 are connected respectively with blocks 1 and 3 and with the source 18.

Третьи входы усилителей-формирователей 10-15 соединены с выходами блока логики, сигнал на которых опережает сигнал на первых их входах на 60, например, третий вход усилител -формировател  10 соединен с первым входом усилител  формировател  13, т.е. с вькодом канала 5.The third inputs of the amplifier-shaper 10-15 are connected to the outputs of the logic unit, the signal on which is ahead of the signal at their first inputs by 60, for example, the third input of the amplifier-shaper 10 is connected to the first input of the amplifier of the imager 13, i.e. with channel 5 code.

На фиг. 2 приведены временные диаграммы работы устройства, где I l.t ll,2 - выходные сигналы блока ;FIG. 2 shows the timing diagram of the device, where I l.t ll, 2 - output signals of the block;

иand

г-гgd

- выходные сигналы блока- block output signals

00

5five

00

налы канала 4; - выходной сигнал источника 18; , , U - выходные сигналы усилителей-формирователей 10 и 11; 124 выходной сигнал формировател  24.channel 4 rolls; - output signal of source 18; ,, U - output signals of amplifier-shaper 10 and 11; 124 output signal shaper 24.

Устройство работает следующим образом .The device works as follows.

Блок 1 формирует на своих выходах сигналы задани  угла управлени  тиристорами вьшр мител . При этом фронт изменени  сигнала U, задает момент (фазу) включени  тиристора анодной группы выпр мител , а фронт изменени  сЯгнала U.,- момент (фазу) включени  тиристора катодной группы выпр мител  (фиг.2). Блок 2 формирует на своих выходах сигналы U., и U . в виде импульсов нулевого уровн . СигналыUnit 1 generates, at its outputs, the signals for setting the angle of control of the thyristors above the target. At that, the front of change of the signal U, sets the moment (phase) of switching on the thyristor of the anode group of the rectifier, and the front of changing the signal U., - the moment (phase) of turning on the thyristor of the cathode group of the rectifier (Fig.2). Block 2 generates signals U. and U at its outputs. in the form of zero level pulses. Signals

иand

2-12-1

и аракТеризуютс  тем, чтоand aracterized by the fact that

их спады совпадают с фазой максимального угла регулировани  вьшр мител  (и , 1 - дл  тиристора анодной группы; - дл  тиристора катодной группы), По спаду выходных сигналовtheir decay coincides with the phase of the maximum angle of regulation of the height of the target (and, 1 - for the thyristor of the anode group; - for the thyristor of the cathode group), by the decline of the output signals

блока 2 при отсутствии единичных сигналов на выходе блока осуществл етс  принудительное переключение триггера 7 в моменты, соответствующие максимальному углу регулировани . Одновременно с этим формируютс  импульсы управлени  на выходе усилител -формировател  10 или 11 с максимальным углом регулировани  выпр мител . Блок 3 задает зоны изменени  углов управлени , при этом уровню Лог.1 сигналов Uj., и и соответствуют разрешенные зоны изменени  углов управлени  тиристоров анодной и катодной групп соответственно. Источник 18 формирует block 2 in the absence of single signals at the output of the block, trigger 7 is forcibly switched at times corresponding to the maximum angle of adjustment. At the same time, control pulses are generated at the output of the amplifier-former 10 or 11 with the maximum angle of control of the rectifier. Unit 3 defines the zones of change of the control angles, at the same time the level Log.1 of the signals Uj., And and correspond to the allowed zones of change of the control angles of the thyristors of the anodic and cathodic groups, respectively. Source 18 forms

на своем выходе сигнал принудительной установки угла управлени  тиристоров, равного максимальному значению угла управлени ; при этом нулевой уровень сигнала соответствует установкеat its output, a signal for forcing the thyristors control angle to be set equal to the maximum value of the control angle; the zero level of the signal corresponds to the setting

5 . five .

угла управлени , равного максимальному значению.control angle equal to the maximum value.

На 9ХОДЫ элементов 8 и 9 канала 4 поступают выходные сигнатш блока 1, блока 3 и источника 18. При наличии единичных сигналов на входах элементов 8 и 9 на их выходах формируютс  нулевые импульсы, опрокидьшающие триггер 7. Срабатывание триггера 7 может быть приведено также сигналами Uj, , U.j с выходов блока 2. На выходах триггера 7 формируютс  сигналы и. , и и. Задающие угол управлени  тиристорами фазы А. Работа каналов 5 и 6 осуществл етс  аналогично. На выходе канала 5 формируютс  сигналы задани  угла управлени  тиристоров фазы В, а на выходе канала 6 - сигналы дл  тиристоров фазы С вьшр мител .The 9th inputs of elements 8 and 9 of channel 4 receive output signatures of block 1, block 3 and source 18. When there are single signals at the inputs of elements 8 and 9, zero pulses are generated at their outputs, tilting trigger 7. The trigger 7 can also be driven by signals Uj ,, Uj from the outputs of block 2. Signals and are generated at the outputs of trigger 7. and and. The angles that control the thyristors of phase A. Channels 5 and 6 operate in a similar way. At the output of channel 5, the signals for setting the angle of control of the phase B thyristors are formed, and at the output of channel 6, the signals for the thyristors of phase C are higher.

Сдвиг по фазе углов управлени  тиристорами дл  фаз В и С относительно фазы А составл ет 120 и 240 эл. град, соответственно.The phase shift of the thyristor control angles for phases B and C relative to phase A is 120 and 240 el. hail, respectively.

В моменты изменени  сигналов на выходах каналов 4-6 дифференцирующим блоком 25 формируютс  узкие импульсы , поступающие на вход формировател  24. Формирователем 24 формируютс  нормированные по длительности импульсы управлени  , поступающие на входы элементов 16 усилителей-формирователей 10-15. На другие входы элементов 16 усилителей- формирователей поступают сигналы с других выходов блока логики, С помощью усилител  17 выходные сигналы элемента 16 усиливаютс  и потенциально раздел ютс  с цеп ми устройства.At the moments of changing the signals at the outputs of the channels 4-6, the differentiating unit 25 generates narrow pulses arriving at the input of the former 24. Shaper 24 generates controllable normalized impulses arriving at the inputs of the elements 16 of the shaping amplifiers 10-15. Signals from other outputs of the logic unit are fed to the other inputs of the elements of the amplifier 16. With the help of amplifier 17, the output signals of the element 16 are amplified and are potentially separated from the circuitry of the device.

II

При но рмальном функционированииWith proper operation

устройства на выходе усилителей- формирователей 10-15 формируютс  спаренные импульсы управлени  тиристорами преобразовател . Фронт первого из двух импульсов управлени  ( , и ) задаетс  блоком 1, диапазон изменени  фазового угла указанного первого импульса задаетс  блоком 3, а максимальное значение угла управлени  блоком 2. Наличие второго из управл ющих импульсов (отстающего на 60 эл.град. относительно первого) обеспечивает функционирование устройства в режиме пре рьшистого тока за счет одновременной подачи импульсов на тиристоры соседних фаз преобразовател .the devices at the output of the shaping amplifier 10-15 are paired pulses of thyristor control of the converter. The front of the first of two control pulses (, and) is set by block 1, the range of change of the phase angle of the specified first pulse is set by block 3, and the maximum value of the control angle of block 2. The presence of the second of control pulses (lagging 60 alt. Relative to the first) ensures the functioning of the device in the mode of best current due to the simultaneous supply of pulses to the thyristors of adjacent phases of the converter.

0476004760

Формирователь 24 задает длитель- . ность выходных импульсов устройства минимальной величины, при которойShaper 24 sets the duration-. the output pulses of the device are the minimum value at which

обеспечиваетс  устойчивое включение тиристоров преобразовател  (то есть обеспечиваетс  за врем  указанной длительности импульса нарастание тока через тиристор вьшр мител  доThe thyristors of the converter are stably turned on (i.e., during the specified pulse duration, the current increases through the thyristor up to

0 амплитуды, превышающей- ток удержани  тиристора). За счет управлени  вен- тильным 1 преобразователем спаренными нормированными по длительности узкими импульсами уменьшаетс  потреблеJ5 ние Электрической энергии усилител ми-формировател ми 10-15, а значит, улучшаютс  энергетические показатели устройства.0 amplitude greater than the thyristor holding current). By controlling the ventilator 1 transducer with paired time-sensitive narrow pulses, the power consumption of the electric power by the shaping amplifiers 10–15 is reduced, which means the energy performance of the device is improved.

При поступлении на входы элементовWhen entering the inputs of elements

20 8 и 9 каналов 4-6 сигнала нулевого уровн  с выхода источника 18 (например , при аварийной ситуации is преобразователе - наличии аварийного тока через тиристоры) на выходе элемен5 тов 8 и 9 формируютс  сигналы высокого уровн .Переключение тиристоров 7 каналов 4-6 осуществл етс  выходны- ;ми сигналами блока 2 в моменты спада выходных сигналов этого блока. При20 8 and 9 channels 4-6 of the zero-level signal from the output of source 18 (for example, in an emergency situation is a converter - presence of an emergency current through the thyristors) high level signals are generated at the output of elements 8 and 9. Switching thyristors 7 channels 4-6 is carried out output signals; block 2 at the moments of decay of the output signals of this block. With

этом на выходах усилителей-формирователей 10-15 формируютс  спаренные импульсы управление с максимальньм значением фазы угла регулировани , вследствие чего уменьшаетс  ЭДС вьшр - мител , что обеспечивает закрывание тиристоров выпр мител  (прекращаетс  протекание тока).By this, coupled control pulses are formed at the outputs of the shaping amplifiers 10-15 with the maximum value of the phase of the control angle, as a result of which the EMF is reduced, which ensures the closure of the rectifier thyristors (current flow stops).

Источник 18 работает следующимSource 18 works as follows

Q образом.Q way.

На вход элемента J9 с выхода формировател  24 поступают импульсы На входы логического элемента 21 поступают сигналы с вькода узла 23,The input element J9 from the output of the shaper 24 receives pulses The inputs of the logic element 21 receives signals from the code of the node 23,

, выходной сигнал элемента J9 и сигнал с вькода элемента 20. В нормальном режиме работы выходной сигнал узла равен J. При этом на выходе,элемента 2J формируютс  импульсы, инверс-, the output signal of the element J9 and the signal from the code of the element 20. In normal operation, the output signal of the node is equal to J. At the output, the element 2J produces pulses, inverse

п ные импульсам формировател  24. Спад выходных сигналов элемента 21 отстает от соответствующего фронта сигнала формировател  24 на 20-30 мкс. Сигнал элемента 21, проинвертированныйThe output signals of element 21 are lagging behind the corresponding front of the signal of driver 24 by 20-30 μs. Element 21 Signal Inverted

элементом 22 (выходной сигнал U источника 18 управл ющего сигнала/, поступает на входы элементов 8 и 9 каналов 4-6, осуществл   блокирование переключател  триггера 7 на врем  действи  управл ющего импульса и в течение 20-30 мкс после него.element 22 (the output signal U of the source 18 of the control signal /, is fed to the inputs of the elements 8 and 9 of channels 4-6, blocking the trigger switch 7 for the duration of the control pulse and for 20-30 µs after it.

Блокирование переключени  триггера 7 на врем  действи  управл ющего импульса служит дл  предотвращени  ложных переключений триггеров 7 в других каналах устройства от действи  сигналов электромагнитных помех в выходном сигнале блока 1. За счет этого достигаетс  высока  помехозащищенность устройства и обеспечиваетс  надежное формирование спаренных импульсов управлени  на выходе устройства при одноканальном принципе фор- мировани  этих импульсов.Blocking the switching of the trigger 7 for the duration of the control pulse serves to prevent spurious switching of the triggers 7 in other channels of the device from the effects of electromagnetic interference signals in the output signal of unit 1. This ensures high noise immunity of the device and ensures reliable formation of paired control pulses at the device output when single-channel principle of the formation of these pulses.

При аварийной ситуации в преобразователе на вькоде узла 23 формируетс  сигнал 0, что приводит к по влению на выходе источника 18 нулевого сиг- нала, при.этом выходные импульсы устройства формируютс  с максимальным значением угла управлени .In an emergency situation, a signal 0 is generated in the converter at node 23, which results in a zero signal at the output of source 18, and the output pulses of the device are formed with the maximum value of the control angle.

Таким образом, устройство осуществл ет управление вентильным преобра- зователем импульсами нормированной минимальной длительности, необходимой дл  устойчивой работы, преобразовател в режимах непрерывного и прерывистого токов и.в аварийных режимах. Thus, the device controls the valve converter with pulses of normalized minimum duration necessary for stable operation of the converter in the modes of continuous and intermittent currents and in emergency modes.

Claims (1)

Улучшение энерге-тических показателей достигаетс  за счет управлени  преобразователем узкими импульсами нормированной минимальной длительности , что исключает дополнительные электрические потери на бесполезное потребление энергии усилител ми- формировател ми в интервалы времени, когда не требуетс  наличи  импульсов на тиристорах (из услови  устойчиво- го включени  тиристоров силовой схемы выпр мител  в режиме прерьгоистого тока.) Формула изобретени Improvement of energy indices is achieved by controlling the transducer with narrow pulses of normalized minimum duration, which eliminates additional electrical losses for useless energy consumption of the amplifier by the builders during the time intervals when the presence of pulses on the thyristors is not required rectifier circuits in the current mode.) The invention formula Устройство дл  управлени  вентильным преобразователем, содержащее многофазный блок импульсно-фазовото управлени , блок ограничени  максимального угла регулировани , блок формировани  диапазона управлени , трехка нальный блок логики, содержащий в каждом канале RS-триггер и первьй элемент И-НЕ, первый вход которого .подключен к соответствующему нечетному выходу многофазного блока им- пульсно-фазового управлени , второй вход - к соответствующему нечетному выходу блока формировани  диапазона управлени , третий входA device for controlling a valve converter containing a multiphase pulse-phase control unit, a maximum control angle limiting unit, a control range shaping unit, a three-logic unit containing an RS flip-flop in each channel and the first NAND element whose first input is connected to the corresponding odd output of the multiphase pulse phase control unit, the second input to the corresponding odd output of the control range forming unit, the third input 5 050 5 О 5 o 00 5five к выходу источника управл ющего сигнала , выход первого элемента И-НЕ соединен с первым S-входом RS-триг- гера, второй S-вход которого подключен к соответствующему нечетному выходу блока ограничени  максимального угла регулировани , каждый выход каждого RS-триггера блока логики соединен с первым входом соот- ветствующего усилител -формировател , выходы усилителей-формирователей  вл ютс  выходами устройства, отличающеес  тем, что, с целью улучшени  энергетических показаталей, оно снабжено дифференцирующим блоком и формирователем длительности импульсов , а каждый канал блока логики снабжен вторым элементом И-НЕ,.каждьш усилитель-формирователь снабжен входным элементом И, входы которого  вл ютс  входами усилител -формировател , источник управл ющего напр жени  вьтолнен в виде двух элементов НЕ, элемента задержки, элемента И-НЕ и узла формировани  сигнала защиты, причем выходы всех RS-триггеров через дифференцирующий блок и формирователь длительности импульсов соединены с вторьми входами усилителей-формирователей и входом источника управл ющего сигнала, в источнике управл ющего сигнала входом  вл етс  вход первого элемента НЕ, выход которого соединен с первым входом элемента И-НЕ и через элемент задержки - с вторым входом элемента И-НЕ, третий вход которого подключен к выходу узла формировани  сигнала защиты, выход элемента И-НЕ через второй элемент НЕ соединен с выходами источника управл ющего сигнала , в каждом канале блока логики выход второго элемента И-НЕ соединен с первым R-входом RS-триггера, второйto the output of the control signal source, the output of the first element IS-NOT is connected to the first S-input of the RS flip-flop, the second S-input of which is connected to the corresponding odd output of the maximum control angle limiting block, each output of each RS-flip-flop of the logic block is connected with the first input of the corresponding amplifier-former, the outputs of the amplifier-formers are outputs of the device, characterized in that, in order to improve the energy performance, it is equipped with a differentiating unit and a driver for pulses, and each channel of the logic unit is equipped with a second AND-NOT element. Each amplifier-shaper is equipped with an input element AND, the inputs of which are the inputs of the amplifier-shaper, the control voltage source is in the form of two elements NOT, a delay element, an element NAND and the node of the formation of the protection signal, whereby the outputs of all RS-flip-flops are connected to the second inputs of the amplifiers-drivers and the input of the source of the control signal through the differentiating unit and the pulse width former the control signal input is the input of the first element NOT, the output of which is connected to the first input of the NAND element and through the delay element to the second input of the NAND element, the third input of which is connected to the output of the protection signal generating unit through the second element is NOT connected to the outputs of the source of the control signal, in each channel of the logic block the output of the second element is NOT connected to the first R input of the RS flip-flop, the second R-вход которого подключен к соответствующему четному входу блока ограничени  максимального угла регулировани , первый и второй входы второго элемента И-НЕ подключены к соответствующим четным выходам многофазного блока импульсно-фазового управлени  и блока формировани  диапазона управлени , третий вход - к выходу источника управл ющего сигнала, а третий вход каждого усилител  формировател  соединен с тем выходом канала блока логики, сигнал на котором опережает сигнал на первом входе на 60.The R-input of which is connected to the corresponding even-numbered input of the limiting maximum control angle, the first and second inputs of the second NAND element are connected to the corresponding even outputs of the multiphase pulsed-phase control unit and the control shaping unit, the third input to the output of the control signal source and the third input of each amplifier of the driver is connected to the output of the channel of the logic unit, the signal on which is ahead of the signal at the first input by 60. /.//./ 1-21-2 f.lf.l гj j-fgj j-f t t JLJl ii ГR ii uu -i-i Нпппппппппппг f n П ПП Nppppppppppg f n P PP u,u, 10ten V:V: 2424 П n П П 0 fl П П П в П ПП n n П П 0 fl П П П в П П 11eleven Jl 0Jl 0 фиг. 2FIG. 2
SU874194900A 1987-02-16 1987-02-16 Device for controlling rectifier converter SU1504760A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874194900A SU1504760A1 (en) 1987-02-16 1987-02-16 Device for controlling rectifier converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874194900A SU1504760A1 (en) 1987-02-16 1987-02-16 Device for controlling rectifier converter

Publications (1)

Publication Number Publication Date
SU1504760A1 true SU1504760A1 (en) 1989-08-30

Family

ID=21285696

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874194900A SU1504760A1 (en) 1987-02-16 1987-02-16 Device for controlling rectifier converter

Country Status (1)

Country Link
SU (1) SU1504760A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 607325, кл. Н 02 М 7/12, 1975. *

Similar Documents

Publication Publication Date Title
US4019116A (en) Commutation circuit for a converter
SU1504760A1 (en) Device for controlling rectifier converter
US4567553A (en) Static semi-conductor electrical energy converter assembly
SU955441A1 (en) Transistor direct frequency converter control method
SU1228204A1 (en) Device for controlling converter
SU896738A1 (en) Multiphase converter control device
SU860264A1 (en) Device for controlling converter
SU1377979A1 (en) Apparatus for pulsed-phase control of reversible thyratron converter
SU536587A1 (en) Device for controlling the valve converter
SU1275710A1 (en) Three-phase thyristor inverter
SU1374330A1 (en) Current regulator of three-phase thyratron converter
SU1742940A2 (en) Device for accelerated charging of storage batteries with asymmetrical current
SU1095406A1 (en) Three-phase regulator
SU1035773A1 (en) Multichannel device for controlling gate-converter
SU584415A1 (en) Two-contact inverter
SU1125730A1 (en) Device for adjusting frequency converter with direct coupling
SU588611A1 (en) Device for control of cycloconverter with rectangular control voltage
SU1339819A1 (en) Controlled a.c. to a.c. voltage converter
SU1144177A1 (en) Device for control of three-phase rectifier of frequency converter
SU1352635A1 (en) Method and apparatus for multichannel pulse-width modulation of analog signal
SU1415383A1 (en) Device for controlling m-phase thyristor bridge-type inverter
SU1198699A1 (en) Method of controlling direct frequency converter in current source mode
SU1636970A1 (en) Method of starting up a self-contained current inverter for uninterrupted-supply generating sets
SU1120479A1 (en) Device for adjusting single-phase bridge inverter
SU1288856A1 (en) Control device for three-phase semiconductor switching device for quasisine voltage