SU1494216A1 - Способ измерени времени установлени выходного сигнала цифроаналоговых преобразователей и устройство дл его осуществлени - Google Patents
Способ измерени времени установлени выходного сигнала цифроаналоговых преобразователей и устройство дл его осуществлени Download PDFInfo
- Publication number
- SU1494216A1 SU1494216A1 SU874332921A SU4332921A SU1494216A1 SU 1494216 A1 SU1494216 A1 SU 1494216A1 SU 874332921 A SU874332921 A SU 874332921A SU 4332921 A SU4332921 A SU 4332921A SU 1494216 A1 SU1494216 A1 SU 1494216A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- signal
- digital
- flip
- Prior art date
Links
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Abstract
Изобретение относитс к измерительной технике и может быть использовано при контроле динамических параметров высокоразр дных цифроаналоговых преобразователей (ЦАП). Цель изобретени - повышение точности измерени . В процессе измерени фиксируютс моменты вхождений сигнала контролируемого ЦАП в две зоны. Интегрируют сигнал ЦАП в течение интервала между вхождени ми в первую и вторую зоны. Затем интегрируют эталонный сигнал, пропорциональный разности граничных значений зон. Результат измерени формируют путем кодировани интервала от момента смены входных кодов ЦАП до момента равенства результатов интегрировани . Дл осуществлени способа в устройство дополнительно введены два ключа, источник эталонного напр жени с управл емой пол рностью, интегратор, формирователь импульса и компаратор. 2 с.п.ф-лы, 2 ил.
Description
ж . « . Jt±
г
СО 4
to
О5
ipufi
314
Изобретение относитс к электроизмерительной технике и может быть использовано в автоматизированных системах контрол времени установле- ки цифроаналоговых преобразователей (ЦАП).
Цель изобретени - повышение точности измерени времени установлени выходного сигнала ЦДЛ.
На фиг. 1 представлена функциональна схема устройства; на фиг. 2- временные диаграммы, по сн ющие способ.
Устройство содержит задатчики 1 и 2 кодов, коммутатор 3, формирователи А и 5 импульсов, реверсивный счетчик 6, ЦАП 7, сумматор 8, формирователь 9 разнопол рных пороговых уровней, двухпороговые компараторы 10 и 11, компараторы 12-14. генератор 15 импульсов, Rf-триггеры 16-18, элементы И 19 и 20, D-триггер 21, счетчики 22 и 23, ключи 24 и 25, источник 26 эталонного напр жени с управл емой пол рностью, интегратор 27, выходную шину 28 и входную шину 29 дл подключени контролируемого ЦАП 30.
Способ осуществл етс следующим образом.
На экспоненциальном конечном участке переходной характеристики выходной сигнал ЦАП аппроксимируетс функцией:
U(t)U,exp(b-)U,exp()
0,5h ехр()
(1)
,
Переходной процесс вьсходного сиг нала ЦАП содержит свободную составл ющую и установившийс сигнал. Величиной U(t) обозначена свободна составллюща , равна разности сигнала ЦАП и его установившегос значе- ни „ Поэтому операци интегрировани разности сигнала ЦАП и его установившегос значени практически означает интегрирование свободной составл ющей U(t), котора стремитс к нулю U(t оо)0. /1л упрощени реализации способа вынужденна составл юща переходного процесса входного сигнала ЦАП компенсируетс путем вычитани из сигнала ЦАП предва- рительно запомненного установившегос сигнала. Это позвол ет формировать уровни ±и , и ±и1 относительно нулевого уровн независимо от значе
ний входных кодов ЦАП, а также усилить свободную составл ю1ч,ую U(t). Таким образом сигнал ЦАП в данном случае - это его свободна составл юща U(t) с учетом того, что вынужденна составл юща скомпенсирована .
Величина Т, Т , Т. и и.,5Ь св заны соотношени ми:
Т, lnU,/0,5h ; (2) Т Т уст- ,5h -, (3) Т,-Т Т 1пи,/и, . (4)
Результат интегрировани сигнала ЦАП на интерваое Т -Т,
иинг TT S U(t)dt k ru,exp(ll)dt
-« т
,т
- игехр(-)|,;
30
35
4(J
45 50 55 V г Т-7-1,т
- иДехрС- -) - ехр о - и,ехр() ij
Из формулы (А) следует, что
fr «Ti
In и,/и, следовательно:
йиг -f; и,(- - 1)
- (и,-и).(5)
Величина эталонного напр жени , интегрируемого в течение интервала времени Т эт от момента Т до момента , соответствующего равенству интегралов, определ етс
из соотношени уровней U, 0,5h:
Uj-Uj
,5h
UjT - (6)
Результат интегрировани эталонного сигнала дл t 7 Т
1
и
«нт, эт() о; .т
dt
t-Ti и t-Uj , In Ц/075Ь
В момент времени Т„,„ результаты
И jf интегрировани сигнала ЦАЛ и Uз равны
иCT ) - lilJnlT
. эт -
о
514942166
-ff ЬОТЗЬ- i .-.) . 4- U, exp (,
, . с 1т,4йе,
Из формулы (7)
5 „г 44 Тиэм f lnUj/O.Sh. (- --) С учетом формулы (3)-exp(Ji-J- l - - иЛехр()
издл уст(О)
Погрешность времени установлени , - ехр (- ) ехр () обусловленную вли нием дО, и / Uj
на точность фиксации моментов Т Использу полученное из (4) раи Т наход т следующим образом
Формируемый согласно предлагаемо- венство ехр() --, а также му способу код пройорционален интер- i
валу времени длительностью Т„,+ ЛТ, формулы (15) и (16), получают который равен сумме интервала Т- 4t, и интервала интегрировани
Т ,г Т„,4. 4Т- 4t,.20 и + /J и - --- и 2. .
JнjAft7и fijif I IT
С учетом погрешностей Лt нlo v. Uj
At формулы (2), (3) и (4) принимают -0 ,+4U.-U,-..U,.(18)
TI 1 Т уст - I- In Врем интегрировани эталонного
сигнала Т найдем из услови равен , U2+4U1 . .,nN интегралов UMHT+/JU ИНТ UuHT.3T Т-г+ 4t, -g--j - / (10)T,f/itiT,r
т,-т,..ч-.с,.-г1па1ми..(„) 30 т,-,S,,., «(- 5
Если из формулы (9) вычесть фор- р. ,. „ „ i TJT
V Г7Л. и no)-r) и из ПП - (4). С. i г aJ 7„
мулу (2), из (10)-(3) и из (11) - (4), получают
т -р yi+4Ui::Ui-4yi
i tT- ТГ
u7iG7
F-or--
, (14),0
Преобразовав формулы (12) -(14),( + U7-UV U,/0,5h.
получают
Результат измерени с учетом поехр (- --J-) У-ii-iyi- (15)грешностей 4ti и
UT45
ехр (- |- ) (16) /IT Tj + /J t, + Т ,т
T,,,-Piny i-f i+c(H
е.р(..-.- .(,,,30
4Ui-4U« ,, Ul - т --гТпПч.
Результат интегрировани сигна- й У Ч
ла ЦАПt 7
1 ч„ 1 ч- -м +
U. Т 1 55 - -и; - ОТЗЬ - г
1 Г Ti-t Ли1-ли« ч 1„ и т - PinCl
; 1 и, exp(iy)dt + O75h - vcT ln(1
т -р yi+4Ui::Ui-4yi
i tT- ТГ
. Цг 4f In . --- т, м 1 o,5h
ии .-и
Погрешность измерени ,51 -find ---) -ь
и
х, /JUi- Ua
С
иг
и,-и, оТзь
(19)
Таким образом, максимальное значение погрешности (в случае ли, - Л 4U) :
ЛТ
МсЦкс
-Cln() .
+ ;
-, иг U, o75h
(20)
Устройство работает следующим образом,
В исходном состо нии триггеры 16-18 наход тс в нулевом состо нии, единичным сигналом с инверсного выхода триггера 17 интегратор 27 обнулен. Под действием потенциала 1 с выхода формировател 4 через коммутатор 3 к входам ЦАП 30 подключен код N задатчика 2.
На вход сумматора 8 поступает установившийс сигнал ЦАП 30. Через элемент И 19 импульсы генератора 15 поступают на счетный вход счетчика 6, выходной код; которого вл етс управл ющим дл ЦАП 7. Выходной сигнал ЦАП 7 вл етс компенсирующим по отно1 ению к установившемус сигналу ЦАП 30. Суммарный сигнал ЦАП 7 и 30 с выхода блока 8 поступает на входы компараторов 12 и 13. Один из них сравнивает сигнал сумматора с уровнем и,, а другой - с уровнем -UQ. В зависимости от положени суммарного сигнала относительно уровней tU компараторы 12 и 13 вырабатывают сигналы управлени счетчиком 6, код в котором измен етс , вызыва уменьшение или увеличение компенсирующего сигнала ЦАП 7. При попадании сигнала сумматора в зону tUg оба компаратора 12 и 13 принимают нулевое состо ние, счетчик 6 и ЦАП 7 переход т в режим хранени компенсирующего сигнала. При поступлении импульса запуска счетчик 22 обнул етс , а триггер 17 устанавливаетс в единичное состо
0
5
0
5
0
5
0
5
ние, запуска формирователь 4 импульсов . Элемент И 19 при этом закрываетс . На врем действи импульса формировател 4 элемент И 20 блокируетс , а через коммутатор 3 к входам ЦАП 30 подключаетс код N , задатчика 1. В момент окончани импульса формировател 4 элемент И 20 открываетс , а на входах ЦАП 30 происходит смена кодов N . В этот момент времени, соответствующий началу контролируемого переходного процесса ЦАП 30, в счетчик 22 через элемент И 20 начинают поступать счетные импульсы генератора 15.
Из выходного сигнала ЦАП 30 вычитаетс установившийс сигнал, поэтому на выходе сумматора 8 выдел етс свободна составл юща переходного процесса. Формирователь уровней 9 задает пороги срабатывани fU, дл двухпорогового компаратора 10 и уровни +и дл двухпорогового компаратора 11. При попадании сигнала сумматора 8 в зону +и , триггер 16 сигналом компаратора 10 переключаетс в единичное состо ние и обнул етс сигналом компаратора 11 при попадании сигнала суммаюра 8 в зону +и (фиг. 2г). Ка врем прохождени сигнала контролируемого ЦАП между уровн ми и и и (или -и, и -и) сигналом 1 триггера 16 открываетс ключ 24, контролируемый сигнал поступает на вход интегратора 27. Предлагаемое устройство xaJDaKTe ризуетс использованием одного интегратора дл интегрировани как сигнала ЦАП, так и эталонного сигнала источника 26, причем пол рность U противоположна пол рности сигнала ЦАП. Поэтому момент равенства результатов интегрировани сигнала ЦАП и UjT соответствует моменту равенства нулю напр жени Uj, (фиг. 2е) . По сравнению с использованием двух интеграторов такое техническое решение позвол ет исключить вли ние разброса и дрейфа посто нной времени интегратора. Как видно Из приведенных формул посто нна интегрировани t д не входит в результат преобразовани . При вхождении сигнала ЦАП в зону +и триггер 18 переключаетс в- единичное состо ние сигналом с инверсного выхода триггера 16, ключ 25 открываетс , к входу интегратора 27 подключаетс эталонное напр же 1
пие Ujy источника 26. Пол рность и автоматически устанавливаетс противоположной пол рности свободной составл ющей U(t) сигнала ЦАП 30 на интервале Т t Т , Дл управлени пол рностью Ug источника 26 используютс сигналы компараторов 12 и 13, с помощью которых замыкаетс один из двух ключей, содержащихс в ис- точнике 26, и к выходу источника 26 подключаетс напр жение U - О при U(t) О, либо -и зт при U(t) 0. Момент Тиэ находитс из услови UMHT(THJM) о (фиг. 2е) и выдел етс с помощью компаратора 14, измен ющего свое состо ние при пересечении напр жени U,.„.. нулевого уровн .
И п
Поскольку в зависимости от знака и напр жение интегратора может под ходить к нулевому уровню как сверху, так и снизу, компаратор 14 может в этот момент переключатьс как из состо ни 1 в состо ние О, так и наоборот. Поэтому формирователь 5 импульсов должен запускатьс как фронтом, так и срезом импульсов компаратора 14. Дл этог О он может содержать , например, формирователь импульсов по фронту, формирователь импульсов по срезу, выходы которых объединены с помощью элемента ИЛИ. Длительность импульса формировател 5 должна быть больше периода следовани импульсов генератора 15 дл надежного переключени U-триггера 21 в единичное состо ние. Код счетчика 22, соответствующий моменту времени , записываетс в счетчик с помощью импульса записи D-триг- гера 21. Такт измерени заканчиваетс после заполнени счетчика 22, импульс переполнени которого обнул ет триггер 17, устройство переводитс в режим компенсации выходного сигнала ЦАП 30 с помощью ЦАП 7. Код, пропорщ-юнальный измер емому времени установлени , может быть считан из счетчика 23 в блок индикации (не показан ) . При других кодовых комбинаци х задатчиков 1 и 2 кодов устрой- ство работает аналогично.
Claims (2)
1. Способ измерени времени установлени выходного сигнала цифроана- логовых преобразователей, заключающийс в том, что формируют с помощью
JQ j
20 25 ,„ 5
40
5
1610
эталонного цифроаналогового преобразовател эталонное напр жение, пропорциональное величине входного кода повер емого цифроаналогого преобразовател , одновременно формируют два пороговых уровн положительного напр жени , расположенных в диапазоне выходного сигнала повер емого цифроаналогового прес-бразовател , и. два пороговых уровн о- -рицательного напр жени , равных по модулю соответствующим пороговым уровн м положительного напр жени , после чего формируют входной сигнал путем подачи входного кода на повер емый цифро- аналоговый преобразователь и с момента подачи входного кода осуществл ют непрерывно формирование разностного сигнала, равного текущему отклонению входного сигнала от эталонного напр жени , одновременно начина с момента подачи входного кода формируют код текущего временного интервала, в течение которого непрерывно осуществл ют сравнение разностного сигнала с соответствующими пороговыми уровн ми и формирование соответствующих информационных временных интервалов, каждый из которых равен времени мезкду двум последовательными моментами равенства разностного сигнала и соответствующим пороговым уровнем положительного или отрицательного напр жени , и осуществл ют определение времени уста новлени выходного сигнала повер емого цифроаналогового преобразовател , отличающийс тем, что, с целью повыщени точности, в течение каждого информационного временного интервала интегрируют разностный сигнал и запоминают последний результат интегрировани , после чего формируют вспомогательный сигнал, пропорциональный разности двух пороговых уровней соответствующего напр жени , и интегрируют вспомогательный сигнал, момент равенства которого запомненному результату интегрировани вл етс моментом окончани формировани текущего временного интервала, а определение времени установлени выходного сигнала повер емого цифроанало- гового преобразовател осуществл ют по коду сформированного текущего временного интервала.
2. Устройство дл измерени времени установлени выходного сигнала
цифроаналоговых преобразователей, содержащее формирователь разнопол р- ных пороговых уровней, первый, второй , третий, четвертый, п тый и шестой выходы которого соединены соответственно с первым и вторым входами первого двухпорогового компаратора, первыми входами первого и второго компараторов, выход первого двухпорогового компаратора соединен с S-входом первого RS-триггера, выход второго двухпорогового компаратора соединен с R-входом первого RS-триггера , вторые входы первого и второго компараторов объединены с третьими входами первого и второго двух- пороговых компараторов и подключены к выходу сумматора, а выходы первого и второго компараторов соединены с первым и вторым входами управлени реверсировани счетчика импульсо счетный вход которого соединен с выходом первого элемента И, а выходы соединены с соответствующими входами цифроаналогового преобразовател , выход которого соединен с первым входом сумматора, второй вход которого вл етс входной шиной, два задатчика кодов, выходы которых соединены соответственно с информационными входами коммутатора, выходы которого вл ютс выходной шиной устройства , установочный вход первого счётчика импульсов объединен с S-входом второго RS-тpигI epa и вл етс шиной Пуск, R-вход второго RS-триггера подключен к выходу переполнени первого счетчика импульсов , инверсный выход соединен с первым вхо;сом первого элемента И, а пр мой 1;ыход - с первым входом вто- 1 рого элемента И и входом формировател импульсов, выход которого сое-
0
5
0
5
0
5
0
динен с управл ющим входом коммутатора и вторым входом второго элемента И, выход второго элемента И соединен с С-входом D-триггера и счетным входом первого счетчика импульсов , выходы которого соединены соответственно с информационными входами второго счетчика импульсов, синхронизирующий вход которого соединен с выходом D-триггера, генератор импульсов, выход которого соединен с третьим входом второго элемента И и вторым входом первого элемента И, третий RS-триггер, отличающеес тем, что, с целью повышени точности, в него введс-ны второй формирователь импульсов, третий компаратор , интегратор, источник эталонного напр жени с управл емой пол рностью и два к поча, управл ющий и информационный входы первого ключа соединены соответственно с пр мым выходом первого RS-триггера и выходом сумматора, управл ющий и информационный входы второго ключа соединены соответственно с выходом третьего RS-триггера и выходом источника эталонного напр жени с управл емой пол рностью , управл ющие входы которого соединены с выходами первого и второго компараторов, выходы ключей соединены с информационным входом интегратора, управл ющий вход которого соединен с инверсным выходом второго RS-триггера, а выход интегратора через последовательно с,ое- диненные третий компаратор и второй формирователь импульсов соединен с J)-вxoдoм D-триггера и R--вxoдoм третьего RS-триггера, З-вход которого соединен с инверсным выходом первого RS-триггера.
Фиг2
Тизм
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874332921A SU1494216A1 (ru) | 1987-10-01 | 1987-10-01 | Способ измерени времени установлени выходного сигнала цифроаналоговых преобразователей и устройство дл его осуществлени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874332921A SU1494216A1 (ru) | 1987-10-01 | 1987-10-01 | Способ измерени времени установлени выходного сигнала цифроаналоговых преобразователей и устройство дл его осуществлени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1494216A1 true SU1494216A1 (ru) | 1989-07-15 |
Family
ID=21338111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874332921A SU1494216A1 (ru) | 1987-10-01 | 1987-10-01 | Способ измерени времени установлени выходного сигнала цифроаналоговых преобразователей и устройство дл его осуществлени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1494216A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003096539A1 (de) * | 2002-05-13 | 2003-11-20 | Austriamicrosystems Ag | Digital-analog-umsetzer mit integrierter prüfschaltung |
-
1987
- 1987-10-01 SU SU874332921A patent/SU1494216A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1019628, кл. Н 03 К 13/32, 1982. Авторское свидетельство СССР № 1298916, кл. Н 03 М 1/10, 1985. * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003096539A1 (de) * | 2002-05-13 | 2003-11-20 | Austriamicrosystems Ag | Digital-analog-umsetzer mit integrierter prüfschaltung |
US7026966B2 (en) | 2002-05-13 | 2006-04-11 | Austriamicrosystems Ag | Digital-to-analog converter comprising an integrated test circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1494216A1 (ru) | Способ измерени времени установлени выходного сигнала цифроаналоговых преобразователей и устройство дл его осуществлени | |
US4857933A (en) | Analogue to digital converter of the multi-slope type | |
EP0356438B1 (de) | Verfahren und anordnung zur auswertung einer analogen elektrischen messgrösse | |
US4196419A (en) | Analog to digital converter | |
US4074257A (en) | Auto-polarity dual ramp analog to digital converter | |
US3742202A (en) | Peak integrator | |
US4454470A (en) | Method and apparatus for frequency measurement of an alternating current signal | |
JPS56121108A (en) | Positioning method | |
RU1780036C (ru) | Способ измерени частоты переменного напр жени и устройство дл его осуществлени | |
SU801243A1 (ru) | Рециркул ционный измеритель временныхиНТЕРВАлОВ | |
SU1203699A1 (ru) | Способ измерени динамических характеристик преобразовани быстродействующих и высокоточных аналого-цифровых преобразователей и устройство дл его осуществлени | |
SU1091090A1 (ru) | Фазометр | |
Ramaley | Computer Controlled Sweep Generator For Electrochemical Studies | |
SU1688191A1 (ru) | Устройство дл измерени больших сопротивлений | |
USRE28833E (en) | Analogue to digital converter | |
SU1030742A2 (ru) | Устройство дл формировани напр жени пропорционального логарифму частоты импульсов | |
SU970683A2 (ru) | Устройство врем -импульсного преобразовани напр жени посто нного тока в число | |
SU1474839A1 (ru) | Устройство дл контрол динамических параметров аналого-цифровых преобразователей | |
SU1115066A1 (ru) | Устройство дл интегрировани электрического сигнала | |
SU1316008A1 (ru) | Гибридное интегрирующее устройство | |
SU783978A1 (ru) | Способ аналого-цифрового преобразовани | |
SU525117A1 (ru) | Устройство дл дифференцировани частоты повторени импульсов | |
SU1290526A1 (ru) | Интегрирующий двухтактный аналого-цифровой преобразователь | |
SU938269A1 (ru) | Устройство дл регулировани температуры | |
SU1249550A1 (ru) | Аналого-цифровое вычислительное устройство |