Изобретение относитс к аналоговой вычислительной технике и может быть использовано в системах и уст ройствах автоматики и измерительной техники. Известно устройство дл интегрировани электрического сигнала, содержащее интегрирующую емкость, включенную в цепь обратной св зи операционного усилител , и сопротивление , подключенное к входу последне го, задающее посто нную времени интегрировани 11. Недостатком устройства вл етс низка точность интегрировани из-за утечки интегрирующей емкости и дрейфа операционного усилител . Наиболее близким к изобретению по технической сущности вл етс уст ройство дл интегрировани электрического сигнала, содержащее аналоговый интегратор, реверсивный счетчик, цифроаналоговый преобразователь, бло определени знака, ключевую схему и сумматор, причем вход блока определе ни знака соединен с входом устройства , а выход подключен к управл юще . му входу к.лючевой схемь:, первый и второй выходы ключевой схемы подключены соответственно к суммирующему и вычитающему входам реверсивного счетчика, выход последнего соединен с входом цифроаналогового преобразовател , выход которого подключен к одному из входов сумматора, второй вход сумматора соединен с выходом ан логового интегратора, выход сумматора вл етс выходом устройства 12. В известном устройстве весь входной сигнал вначале проходит через аналоговый интегратор, обладаюпщй значительно погрешностью из-за утеч |ки интегрирующей емкости и дрейфа 1операционного усилител . В результат момент окончани цикла интегрировани в аналоговом интеграторе определ етс с низкой точностью и погрешность последнего, многократно накопленна в счетчике, существенным обра зом вли ет на общий результат интегр ровани . Целью изобретени вл етс повышение точности и расширение динамического диапазона интегрировани . Поставленна цель достигаетс тем что в устройство дл интегрировани электрического сигнала, содержащее аналоговый интегратор, выходом соеди ненный с первым входом сумматора. второй вход которого подключен к выходу цифроаналогового преобразовател , а выход вл етс выходом устройства, лок определени знака, выход которого подключен к управл ющему входу первого переключател , выходами соединенного с суммирующим и вычитающим входами реверсивного счетчика , выходы которого соединены с входами цифроаналогового преобразовател , второй переключатель и инвертор , введены блок формировани гибридного кода, генератор импульсов, управл емый делитель частоты и блок вьщелени модул , вход которого вл етс входом устройства и соединен с входом блока определени знака, а выход подключен к входу блока фор ровани гибридного кода, аналоговый выход которого непосредственно и через инвертор подключен к первому и второму информационным входам второго переключател , выходом соединенного с входом аналогового интегратора , цифровой выход блока формировани гибридного кода подключен к группе входов управлени управл емого делител частоты, частотньй вход которого соединен с выходом генератора импульсов, а выход - с информационным входом первого переключател , причем управл ющий вход второго переключател подключен к выходу блока определени знака. На чертеже представлена структурна схема предлагаемого устройства. Устройство дл интегрировани электрического ригнала содержит блок 1 вьщелени модул , блок 2 определени знака, аналого-цифровой преобразователь 3, второй цифроаналоговый преобразователь 4, блок 5 вычитани , инвертор 6, второй переключатель 7, аналоговьй интегратор 8, управл емый делитель 9 частоты, генератор 10 импульсов, первый переключатель 11, реверсивный счетчик 12, цифроаналоговый преобразователь 13, сумматор 14, вход 15 и выход 16, причем аналого-цифровой преобразователь 3, второй цифроаналоговый преобразователь 4 и блок 5 вычитани образуют блок 17 формировани гибридного кода, вход которого подключен к выходу блока 1 вьщелени модул , аналоговый выход через инвертор 6 непосредственно соединен с входами переключател 7, подключенного к анайоговому интегратору 8. Цифровой выход 31 блока 17 формировани гибридного кода соединен с управл ющими входами управл емого делител 9 частоты, включенного между генератором 10 импульсов и переключателем 11, выходами соединенным с входами реверсивного счетчика 12, подключенного через цифроаналоговьй преобразователь 13 к входу сумматора 14, вторым входом соединенного с выходом аналогового интегратора 8, Вход 15 устрой ства через блок 2 определени знака соединен с управл ющими входами пеое ключателей 11 и 7. Устоойство работает следующим образом. Подлежащий интегрированию входной сигнал преобразуют в гибридный код . блоком i7 формировани гибридного кода, дл чего интегрируемый сигнал с входа 15 устройства поступает на входы блока 1 выделени модул и бло ка 2 определени знака. С выхода бло ка 1 выделенный однопол рный сигнал X подаетс на вход аналого-цифрово го преобразовател 3, в котором осуществл етс его сравнение с дискретным р дом опорных напр жений, равномерно распределенных по всему рабочему диапазону устройства. Результат сравнени представл ет собой дискрет ную часть входного сигнала, вьфаженную в виде цифрового кода N. Послед ний поступает на вход цифроаналогового преобразовател 4, где преобразуетс в аналоговую форму 1 и далее - на вычитающий вход блока 5 вычитани , на второй вход которого по даетс сигнал |Х| с выхода блока 1. На выходе блока 5-вычитани образует с аналоговый сигнал |Хо|, представл ющий собой разность между входным сигналом и его дискретной частью ( . Полученный остаток /Хо/ подаетс непосредственно на один из входов, и через инвертор 6 - на другой вход переключател 7, который управл етс сигналом с вЕ 1хода блока 2 определени знака. Переключатель 7 обеспечивает поступление аналогового сигна ла на вход аналогового интегратора 8 со знаком, соответствующим знаку входного сигнала: при при . На выходе аналогового интегратора 8 образуетс сиг-. 66 нал, пропорциональный интегралу остатка ,dt, где Т - посто нна времени аналогового интегратора. С выхода аналого-цифрового преобразовател 3 код дискретной части интегрируемого сигнала Na поступает на управл ющий вход управл емого делител 9 частоты, на частотный вход которого поступает непрерывна импульсна последовательность частотой fo с выхода генератора 10 импульсов . Частота на выходе делител 9, пропорциональна дискретной части интегрируемого сигнала . fo, поступает на вход переключател 11, осуществл емого ее подключение к одному из входов реверсивного счетчика 12 в зависимости от знакр. входного сигнала: при fg поступает на суммирующий, а при X-tO - на вычитающий вход счетчика. ЧИсло, записанное в счетчике, пропорционально интегралу дискретной части входного сигнала , . Хз t, где Y-5 - интеграл дискретной части входного сигнала; к,к - масштабные коэффициенты. С выхода цифроаналогового преобразовател 13 число NC преобразуетс в аналоговый сигнал Y-p, который далее поступает на вход сумматора 14, на другой вхрд которого подаетс интеграл остатка Y,. На выходе сумматора 14 образуетс интеграл входного сигнала X устройства, состо щий из суммы интегралов дискрет юй части и остатка .X5t+irX3dt. Таким образом, в устройстве дл интегрировани преобразование входного интегрируемого сигнала в частоту импульсов осуществл етс без участи аналогового интегратора с использованием дополнительно введенных блока выделени модул , блока формировани гибридного кода, инвертора, переключател , генератора импульсов и управл емого делител частоты. При этом устройство, хот и усложн етс , зато позвол ет получить более высокую точность дискретного интегриро- , вани за счет исключени из дискреТ
51115066 . 6
ной части аналогового интегратора, щественным повьшением точности и раса значит и обеспечить более высокую ширением динамического диапазона Ьбщую точность интегрировани . интегрировани за счет интегрироваТехнико-экономический Ьффект внед- 5 ным способом и лишь небольшой его дорени изобретени определ етс су- ли - аналоговым способом. ни большей части сигнала дискрет