SU1488784A1 - Device for comparing codes - Google Patents

Device for comparing codes Download PDF

Info

Publication number
SU1488784A1
SU1488784A1 SU874336181A SU4336181A SU1488784A1 SU 1488784 A1 SU1488784 A1 SU 1488784A1 SU 874336181 A SU874336181 A SU 874336181A SU 4336181 A SU4336181 A SU 4336181A SU 1488784 A1 SU1488784 A1 SU 1488784A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
counter
output
comparison circuit
memory block
Prior art date
Application number
SU874336181A
Other languages
Russian (ru)
Inventor
Leonid F Vikentev
Pavel R Bogdanov
Olga L Lepikhina
Valerij M Rogov
Original Assignee
Perm Polt I
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Perm Polt I filed Critical Perm Polt I
Priority to SU874336181A priority Critical patent/SU1488784A1/en
Application granted granted Critical
Publication of SU1488784A1 publication Critical patent/SU1488784A1/en

Links

Landscapes

  • Programmable Controllers (AREA)

Description

Изобретение относится к вычислительной технике и может быть ис2The invention relates to computing and can be used

пользовано в устройствах автоматики, телемеханики и связи. Целью изобретения является расширение области применения за счет возможности выделения заданной последовательности кодов. Устройство содержит счетчик 3, элемент И 4, блок 5 памяти и схему 6 сравнения. Устройство выполняет сравнение анализируемой последовательности кодов с заданной, записанной в блоке 5 памяти при их последовательной выборке по адресам, задаваемым счетчиком 3, и в случае совпадения этих последовательностей формирует сигнал конца работы устройства. 1 ил. сUsed in devices of automation, remote control and communication. The aim of the invention is to expand the scope of application due to the possibility of allocating a given sequence of codes. The device contains a counter 3, the element And 4, the memory block 5 and the comparison circuit 6. The device compares the analyzed code sequence with the specified memory recorded in memory 5 when they are sequentially sampled at the addresses specified by the counter 3, and if these sequences coincide, it generates a signal for the device to end. 1 il. with

77

14887841488784

Изобретение относится к вычислительной технике и может быть использовано в устройствах автоматики,телемеханики и связи.The invention relates to computing and can be used in devices of automation, remote control and communication.

Цель изобретения - расширение области применения за счёт возможности выделения заданной последовательности кодов.The purpose of the invention is the expansion of the scope due to the possibility of the selection of a given sequence of codes.

На чертеже представлена функциональная 'схема предлагаемого устройства.The drawing shows the functional scheme of the proposed device.

Устройство содержит входы 1 начальной установки, входы 2 последовательности кодов, счетчик 3, элемент И 4, блок 5 памяти, схему 6 сравнения и выход 7 конца работы устройства . Соединение входов элемента И 4 с выходами счетчика 3 осуществлено в соответствии с двоичным кодом количества символов в выделяемой последовательности: если в ι-м разряде этого двоичного кода содержится 1 (0), то ί-й вход элемента И 4 соединен с прямым (инверсным) выходом ί-го триггера счетчика 3.The device contains the inputs 1 of the initial installation, the inputs 2 of the code sequence, the counter 3, the element 4, the memory block 5, the comparison circuit 6 and the output 7 of the end of operation of the device. The element 4 inputs are connected to the counter 3 outputs according to the binary code of the number of characters in the selected sequence: if the binary code of the binary code contains 1 (0), then the ίth input of the AND 4 element is connected to direct (inverse) output of the ί-th trigger trigger 3.

Устройство работает следующим образом.The device works as follows.

В исходном состоянии счетчик 3 установлен в ноль, с входов 1 начальной установки на входы старших разрядов адреса блока 5 памяти подаются постоянные сигналы, соответствующие начальному адресу массива кодов символов заданной последовательности, хранящегося в блоке 5 памяти. С приходом на входы адреса начального адреса из блока 5 памяти считывается код первого символа выделяемой последовательности, который поступает с выходов блока памяти на первую группу входов схемы 6 сравнения. На вторую группу входов схемы сравнения 6 в это время поступает по входам 2 код символа анализируемой последовательности. В случае совпадения кодов выдается сигнал на выход равенства схемы 6 сравнения, который поступает на счетный вход счетчика 3, в результате чего происходит увеличение значения счетчика на единицу и в следующий момент времени из следующей по порядку ячейки блока 5 памяти считывается код очередного символа. Этот код с выходов блока 5 памяти вновь поступает на первую группу входовIn the initial state, the counter 3 is set to zero, from the inputs 1 of the initial installation to the inputs of the upper digits of the address of the memory block 5 constant signals are supplied corresponding to the initial address of the array of character codes of a given sequence stored in the memory block 5. With the arrival of the address of the starting address from the memory block 5, the code of the first character of the selected sequence is read, which comes from the outputs of the memory block to the first group of inputs of the comparison circuit 6. The second group of inputs of the comparison circuit 6 at this time comes to the inputs 2 of the character code of the analyzed sequence. If the codes match, a signal is output to the equality output of the comparison circuit 6, which enters the counting input of counter 3, resulting in an increase in the counter value by one and at the next time the next character code is read from the next in order cell of memory block 5. This code from the outputs of memory block 5 again goes to the first group of inputs

схемы 6 сравнения, на вторую группу входов которой по входам 2 поступает код следующего символа из анали$ зируемой последовательности. В случае .совпадения кодов вновь происходит увеличение значения счетчика 3 и'т.д.comparison circuit 6, on the second group of inputs of which input 2 receives the code of the next character from the sequence being analyzed. In the case of coincidence of codes, the value of the counter 3, and then, increases again.

В случае несовпадения кода оче10 редного символа анализируемой последовательности и кода символа, считанного из блока памяти, возникает сигнал на выходе неравенства схемы 6 сравнения, который поступает на входIn case of a mismatch between the code of the next character of the analyzed sequence and the code of the character read from the memory block, a signal arises at the output of the inequality of the comparison circuit 6, which is fed to the input

15 установки в нуль счетчика 3, в результате чего счетчик 3 устанавливается в нуль и весь процесс повторяется. Так происходит до тех пор, пока количество совпадающих кодов15 sets the counter to zero, with the result that the counter 3 is set to zero and the whole process repeats. This happens as long as the number of matching codes

20 символов анализируемой последовательности, хранящихся в блоке памяти, не станет равным количеству символов заданной последовательности.The 20 characters of the analyzed sequence stored in the memory block will not be equal to the number of characters of the specified sequence.

В этом случае на все входы элемен25 та И 4 с выходов счетчика 3 поступают единичные сигналы, в результате с выхода элемента И 4 выдается сигнал на выход 7 устройства, что и свидетельствует о конце работы уст30 ройства.In this case, all the inputs of the AND 4 element from the outputs of counter 3 receive single signals, as a result, from the output of the element 4, a signal is output to the output 7 of the device, which indicates the end of the device operation.

Claims (1)

Формула изобретенияClaim Устройство для сравнения кодов,A device for comparing codes 35 содержащее блок памяти, схему сравнения, счетчик и элемент И, причем выходы блока памяти соединены с первой группой входов схемы сравнения, вторая группа входов которой соеди40 .йена с входами последовательности кодов, а выход равенства схемы сравнения подключен к счетному входу счетчика, отличающееся тем, что, с целью расширения облас45 ти применения путем обеспечения возможности выделения заданной последовательности кодов, выход неравенства схемы сравнения соединен с входом установки в "0" счетчика, выходы разрядов которого соединены с входами элемента И и входами младших разрядов адреса блока памяти, входы старших разрядов адреса которого соединены с входами начальной установки устройства, выход элемента И является выходом конца работы устройства.35 containing a memory block, a comparison circuit, a counter and an AND element, the outputs of the memory block are connected to the first group of inputs of the comparison circuit, the second group of inputs of which is connected to the inputs of the code sequence, and the equality output of the comparison circuit is connected to the counter input of the counter, differing by that, in order to expand the application area by ensuring that a given sequence of codes can be extracted, the inequality output of the comparison circuit is connected to the installation input to the "0" counter, the discharge outputs of which are connected to the inputs of the And element and the inputs of the lower digits of the address of the memory block, the inputs of the higher digits of the address of which are connected to the inputs of the initial installation of the device, the output of the element And is the output of the end of the device.
SU874336181A 1987-11-30 1987-11-30 Device for comparing codes SU1488784A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874336181A SU1488784A1 (en) 1987-11-30 1987-11-30 Device for comparing codes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874336181A SU1488784A1 (en) 1987-11-30 1987-11-30 Device for comparing codes

Publications (1)

Publication Number Publication Date
SU1488784A1 true SU1488784A1 (en) 1989-06-23

Family

ID=21339319

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874336181A SU1488784A1 (en) 1987-11-30 1987-11-30 Device for comparing codes

Country Status (1)

Country Link
SU (1) SU1488784A1 (en)

Similar Documents

Publication Publication Date Title
EP0118978A3 (en) Address sequencer for pattern processing system
SU1488784A1 (en) Device for comparing codes
US3993980A (en) System for hard wiring information into integrated circuit elements
EP0209893A3 (en) Memory device
SU1485221A1 (en) Walsh function generator
SU1367169A1 (en) Phase start device
SU780050A1 (en) Storage unit monitoring device
SU1302320A1 (en) Shift register
SU1267436A1 (en) Device for determining complement of set
SU1536391A1 (en) Device for information input
SU576609A1 (en) Associative memory
SU1283748A1 (en) Device for selecting analog signals
SU620019A1 (en) Code conversion device
SU1711342A1 (en) Frame synchronization method and system thereof
SU1543403A1 (en) Device for inquiry allocation
SU1667049A1 (en) Device for number comparison
SU1493994A1 (en) Haar function generator
SU1365083A2 (en) Data-loading device
SU943707A1 (en) Device for sorting numbers
SU1201855A1 (en) Device for comparing binary numbers
SU1092494A2 (en) Device for sorting numbers
SU1552172A1 (en) Device for hunting numbers in given range
SU463968A1 (en) Device for sorting information
SU1236551A1 (en) Internal storage
SU1024921A1 (en) Device for priority sampling