SU1456957A1 - Priority device - Google Patents

Priority device Download PDF

Info

Publication number
SU1456957A1
SU1456957A1 SU874265671A SU4265671A SU1456957A1 SU 1456957 A1 SU1456957 A1 SU 1456957A1 SU 874265671 A SU874265671 A SU 874265671A SU 4265671 A SU4265671 A SU 4265671A SU 1456957 A1 SU1456957 A1 SU 1456957A1
Authority
SU
USSR - Soviet Union
Prior art keywords
group
output
inputs
input
outputs
Prior art date
Application number
SU874265671A
Other languages
Russian (ru)
Inventor
Григорий Николаевич Тимонькин
Сергей Николаевич Ткаченко
Вячеслав Сергеевич Харченко
Original Assignee
Харьковское Высшее Военное Командно-Инженерное Училище Ракетных Войск Им.Маршала Советского Союза Крылова Н.И.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Харьковское Высшее Военное Командно-Инженерное Училище Ракетных Войск Им.Маршала Советского Союза Крылова Н.И. filed Critical Харьковское Высшее Военное Командно-Инженерное Училище Ракетных Войск Им.Маршала Советского Союза Крылова Н.И.
Priority to SU874265671A priority Critical patent/SU1456957A1/en
Application granted granted Critical
Publication of SU1456957A1 publication Critical patent/SU1456957A1/en

Links

Landscapes

  • Bus Control (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах обработки запросов многопроцессорных систем. Цель изобретени  - расширение области применени  за счет обслуживани  запросов как с относительными, так и с абсолютными приоритетами. Устройство приоритета содержит регастры 1-3, демультиплексор 4, распределитель 5 импульсов, элементы ИЖ 6,7, группу коммутаторов 8.i - 8.N, шифратор 9, запросные 10 и сигнальные 11 входы, выходы кода запросов 12, сигнальный выход 13, выход 14 прерывани  устройства , входы 15,18 запуска, выходы 16, 17,19 распределител  импульсов. I 3.п.ф-лы, 2 ил.The invention relates to computing and can be used in multi-processor request processing devices. The purpose of the invention is to expand the scope of application by serving requests with both relative and absolute priorities. The priority device contains regasters 1-3, demultiplexer 4, distributor 5 pulses, elements IL 6.7, switch group 8.i - 8.N, encoder 9, interrogation 10 and signal 11 inputs, outputs of request code 12, signal output 13, output 14 of the device interrupt, start inputs 15,18, outputs 16, 17,19 of the pulse distributor. I 3.p.f-ly, 2 ill.

Description

мента ИЛИ, выход которого соединен с первым входом запуска распределител  импульсов, группа выходов шифратора соединена с группой выходов кода запросов устройства и группой адресных входов демультиплексора, о т- личающеес   тем, что, с целью расширени  области применени  устройства за счет обслуживани -запротел  импульсов соответственно, первый вход запуска которого соединен с первым входом элемента И, выход которого соединен с третьим выходом распреде- 25 лител  и единичным входом первогоOR, the output of which is connected to the first trigger input of the pulse distributor, the encoder output group is connected to the output group of the device request code and the address input group of the demultiplexer, which is so as to expand the application area of the device by servicing the pulse impulse , the first start input of which is connected to the first input of the element I, the output of which is connected to the third output of the distributor and the single input of the first

триггера, первый выход генератора импульсов соединен с нулевым входом первого триггера, входом синхронизи- ции второго триггера и четвертым вы-the trigger, the first output of the pulse generator is connected to the zero input of the first trigger, the synchronization input of the second trigger, and the fourth

сов как с относительными, так и с аб- ЗО ходом распределител  импульсов, вто- солютными приоритетами, оно дополнительно содержит третий регистр, группу коммутаторов и второй элемент ИЛИ, причем группа сигнальных входов устройства соединена с группой единичных входов третьего регистра, группа .выходов которого соединена с первымиIt also contains a third register, a switch group and a second OR element, and a group of signal inputs of the device connected to a group of single inputs of the third register, a group of single outputs connected to the first

3535

рой выход генератора импульсов соединен с вторым входом элемента И, ну левой выход второго триггера  вл ет с  п тым выходом распределител  импульсов , второй вход запуска которог соединен с информационным входом вто рого триггера,The pulse output of the pulse generator is connected to the second input of the element I, the left output of the second trigger is the fifth output of the pulse distributor, the second start input is connected to the information input of the second trigger,

ЗО ходом распределител  импульсов, вто- ZO by the pulse distributor, the second

3535

рой выход генератора импульсов соединен с вторым входом элемента И, нулевой выход второго триггера  вл етс  п тым выходом распределител  импульсов , второй вход запуска которого соединен с информационным входом второго триггера,The pulse output of the pulse generator is connected to the second input of the AND element, the zero output of the second trigger is the fifth output of the pulse distributor, the second start input of which is connected to the information input of the second trigger,

//

2323

/д; ziz/ d; ziz

/7/ 7

2121

19nineteen

ИAND

ISIS

ггyy

16sixteen

II

2020

Фие.2Fie.2

1313

Claims (1)

Формула изобретенияClaim 1, Устройство приоритета, содержащее первый и второй регистры, шиф· j ратор, демультиплексор, распределитель импульсов, первый элемент ИЛИ, причем группа запросных входов устройства соединена с группой единичных входов первого регистра, группа 1 нулевых входов которого соединена с группой выходов демультиплексора, первый - четвертый выходы распределителя импульсов соединены соответственно с сигнальным выходом и выхо- 1 дом прерывания устройства, с информационным входом демультиплексора и входом записи второго регистра, группа выходов которого соединена с группами входов шифратора и первого эле- 2 мента ИЛИ, выход которого соединен с первым входом запуска распределителя импульсов, группа выходов шифратора соединена с группой выходов кода запросов устройства и группой ад- 2 ресных входов демультиплексора, о тличающеес я тем, что, с целью расширения области применения устройства за счет обслуживания запросов как с относительными, так и с аб- з солютными приоритетами, оно дополнительно содержит третий регистр, группу коммутаторов и второй элемент ИЛИ, причем группа сигнальных входов устройства соединена с группой единичных входов третьего регистра, группа выходов которого соединена с первыми управляющими входами соответствующих коммутаторов группы, и входами второго элемента ИЛИ, выход которого соединен с вторым входом запуска распределителя импульсов, пятый выход которого соединен с вторыми управляющими входами коммутаторов группы, группа выходов первого регистра сое0 динена с информационными входами соответствующих коммутаторов группы, выходы которых соединены с группой информационных входов второго регистра, 2, Устройство по π,1, о т л и ч а5 ю щ е е с я тем, что распределитель импульсов содержит генератор импульсов, первый и второй триггеры и эле- мент И, причем единичные выходы первого и второго триггеров соединены с j первым и вторым выходами распределителя импульсов соответственно, первый вход запуска которого соединен с первым входом элемента И, выход которого соединен с третьим выходом распреде5 лителя и единичным входом первого триггера, первый выход генератора импульсов соединен с нулевым входом первого триггера, входом синхронизиции второго триггера и четвертым вы0 ходом распределителя импульсов, второй выход генератора импульсов соединен с вторым входом элемента И, нулевой выход второго триггера является пятым выходом распределителя импульсов, второй вход запуска которого соединен с информационным входом второго триггера,1, Priority device containing the first and second registers, a cipher · j radiator, demultiplexer, pulse distributor, the first OR element, and the group of request inputs of the device is connected to the group of single inputs of the first register, the group of 1 zero inputs of which is connected to the group of outputs of the demultiplexer, the first - the fourth outputs of the pulse distributor are connected respectively to the signal output and the output 1 of the device interrupt, with the information input of the demultiplexer and the recording input of the second register, the group of outputs connected to the groups of inputs of the encoder and the first OR element 2, the output of which is connected to the first input of the start of the pulse distributor, the group of outputs of the encoder is connected to the group of outputs of the request code of the device and the group of address inputs of the demultiplexer, characterized in that, in order to expand the scope of the device by servicing requests with both relative and absolute priorities, it additionally contains a third register, a group of switches and a second OR element, and the group is signal x inputs of the device is connected to the group of single inputs of the third register, the group of outputs of which is connected to the first control inputs of the respective switches of the group, and the inputs of the second OR element, the output of which is connected to the second input of the start of the pulse distributor, the fifth output of which is connected to the second control inputs of the switches of the group, the group of outputs of the first register is connected to the information inputs of the corresponding switches of the group, the outputs of which are connected to the group of information inputs of the second register, 2, device according to π, 1, with the exception of the fact that the pulse distributor contains a pulse generator, the first and second triggers and the And element, and the unit outputs of the first and second triggers are connected with j first and second outputs of the pulse distributor, respectively, the first trigger input of which is connected to the first input of the And element, the output of which is connected to the third output of the distributor5 and a single input of the first trigger, the first output of the pulse generator is connected to the zero input of the first trigger, synchronization input position of the second trigger and the fourth output of the pulse distributor, the second output of the pulse generator is connected to the second input of the And element, the zero output of the second trigger is the fifth output of the pulse distributor, the second trigger input of which is connected to the information input of the second trigger,
SU874265671A 1987-06-19 1987-06-19 Priority device SU1456957A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874265671A SU1456957A1 (en) 1987-06-19 1987-06-19 Priority device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874265671A SU1456957A1 (en) 1987-06-19 1987-06-19 Priority device

Publications (1)

Publication Number Publication Date
SU1456957A1 true SU1456957A1 (en) 1989-02-07

Family

ID=21312279

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874265671A SU1456957A1 (en) 1987-06-19 1987-06-19 Priority device

Country Status (1)

Country Link
SU (1) SU1456957A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № N03232, кл. G 06 F 9/46, 1984. Авторское свидетельство СССР № 10 34038, кл. G 06 F 9/46, 1983. Авторское свидетельство СССР № 1269135, кл. G 06 F 9/46, 1985. *

Similar Documents

Publication Publication Date Title
KR910012962A (en) DMA controller
JPS6243744A (en) Microcomputer
SU1456957A1 (en) Priority device
SU1453412A1 (en) Device for input of information from two-way sensors
SU1649541A1 (en) Multichannel device for group request servicing
SU1001102A1 (en) Priority device
SU1251127A1 (en) Priority device
SU1196839A1 (en) Information input device
SU1644122A1 (en) Data input device
SU1509888A1 (en) Apparatus for priority distribution of tasks
SU1290326A1 (en) Multichannel device for servicing interrogations
SU1599858A1 (en) Device for cyclic interrogation of initiative signals
SU1615717A1 (en) Device for servicing requests
SU1644190A1 (en) Device for processing data on components in stock
SU1383351A1 (en) Variable priority device
SU1615720A1 (en) Multichannel device for servicing requests in coming order
RU1773959C (en) Device for controlling operation of several looms
SU881725A1 (en) Device for interfacing computer with peripheral units
SU1478205A1 (en) Data input unit
SU1137468A1 (en) Priority device
SU943845A1 (en) Device for dynamic memory regeneration
SU1198564A1 (en) Device for writing information in internal memory
SU453687A1 (en)
SU1589263A1 (en) Device for information input
SU1322283A1 (en) Multichannel device for servicing interrogations