SU1450074A1 - Фазовый дискриминатор - Google Patents

Abstract

Изобретение относитс  к автоматике и радиоэлектронике, в частности к передаче информации. Цель изобретени  - расширение диапазона допустимых длительностей импульсов входных сигналов. Устр-во содержит (Т) 1 и 2, элементы И 3 и 4, Дл  дост иже- ни  цели введен инвертор 5. Упразл - ющий сигнал (УС) поступает на инверсные S-входы Т 1 и Т.2, в результате чего в моменты между посылками импульсов оба Т наход тс  в единичном состо нии. В случае отставани  фазы управл емого сигнала от фазы УС первым по времени срабатывает элемент И 4 и сигнал с его выхода,  вл ющийс  результатом совпадени  сигнала с выхода инвертора 5, УС и сигнала с выхода Т 1, устанавливает Т 2 в нулевое состо ние. Сигнал с пр мого выхода Т 2  вл етс  сигналом Отставание и поступает на вход элемента И 3, запреща  формирование сигнала Опережение . В случае, когда фаза управл емого сигнала опережает фазу УС, первым по времени срабатывает элемент И 3, и сигнал с его выхода устанавливает Т 1 в нулевое состо ние. Сигнал с его пр мого выхода  вл етс  сигналом Опережение и поступает на вход элемента И 4, запреща  формирование сигнала Отставание. 3 ил. (Л

Description

.1

i Изобретение относитс  к автомати- ке и радиоэлектронике, в частности |к области передачи информахщи, и предназначено дл  использовани  в системах тактовой синхронизации с дискретным способом управлени  частотой управл емого генератора.

Цель изобретени  расширение диапазона допустимых длительностей им- пульсов входных сигналов, i На фиг. 1 приведена структурна  электрическа  схема фазового дискриминатора; на фиг. 2 и 3 временные диаграммы, по сн ющие его работу,

Фазовый дискриминатор содержит первый и второй триггеры 1 и 2 пер- вый и второй элементы ИЗ и 4, инвертор 5.

I Фазовьй дискриминатор работает iследующим образомо

i Управл ющий сигнал (фиг. 2а5 За) iпоступает на инверсные S-входы триггеров 1 и 2, в результате чего в мо- |менты времени между посьшками управ- |л ющих импульсов оба триггера нахо- |д тс  в единичном состо нии. В случае отставани  фазы управл емого сигнала (фиг.26) от фазы управл юь ;его сигнала (фиг. 2а) первым по времени срабатывает второй элемент И 4 и сигнал с его выхода (фиг. 2г),  вл ющийс  результатом совпадени  сигнала с выхода инвертора 5 (фиг, 2в), управл ющего сигнала и сигнала с выход первого триггера 1, устанавливает второй триггер 2 в нулевое состо ние Сигнал с пр мого выхода второго триггера 2 (фиг. 2д)  вл етс  сигналом Отставание) и поступает на вход первого элемента И 3, запреща  форми рование сигнала Опережение. П.о окончании управл ющего импульса второй триггер 2 возвращаетс  в исходное единичное состо ние.

В случае, когда фаза управл емого сигнала (фиг. Зб) опережает фазу управл ющего сигнала (фиг.За), первым по времени срабатывает первый элемент И 3 и сигнал с его выхода (фиг. Зв) устанавливает первый триггер 1 в нулевое состо ние. Сигнал с его пр мого выхода (фиг.Зг)  вл етс  сигналом Опережение и поступает на вход второго элемента И 4, запреща  формирование сигнала Отставание,

Claims (1)

1. Формула изобретени 

   Фазовый дискриминатор, содержащий первый и второй триггеры, первый и второй элементы И, первый вход первого элемента И  вл етс  первым входом устройства, а его выход соединен с К входом первого триггера, S-вход которого  вл етс  вторым входом устройства и соединен с первым входом второго элемента И, выход которого соединен с R-входом второго триггераj выход которого соединен с вторым входом первого элемента И, отличающийс  тем, что, с Делью рас- а1ирени  диапазона допустимых длительностей импульсов входных сигналов, в него введен инвертор, причем вход инвертора соединен с первым входом первого элемента И, а его выход соединен с вторым входом второго элемента И, третий вход которого соединен с выходом первого триггера, третий вход первого элемента И соединен с S-входом первого и второго триггеров, выходы которых  вл ютс  выходами устройства .

   а 5

   в

   е д

   J IГ

   а б

   в В

   Фае. 2

   L

   Фае. J