SU1444949A1 - Преобразователь врем -амплитуда импульсов - Google Patents
Преобразователь врем -амплитуда импульсов Download PDFInfo
- Publication number
- SU1444949A1 SU1444949A1 SU874250459A SU4250459A SU1444949A1 SU 1444949 A1 SU1444949 A1 SU 1444949A1 SU 874250459 A SU874250459 A SU 874250459A SU 4250459 A SU4250459 A SU 4250459A SU 1444949 A1 SU1444949 A1 SU 1444949A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- time
- amplitude
- level
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
Изобретение относитс к информационно-измерительной технике и может быть использовано в экспериментальной дерной физике, оптике, радиолoKaipra, лазерной дальнометрии при измерении временных интервалов с высокой точностью . Изобретение позвол ет повысить точность преобразовани временных интервалов в амплитуду импульсов и расширить область применени путем возможности приема импульсов с различной формой фронта нарастани -стоп- импульсов за счет того, что в устройство , содержащее три дискриминатора уровн , три преобразовател врем - амплитуда, аналоговый сумматор, два элемента задержки, введены три элемен та задержки, два усилител , два мультиплексора , источник опорного напр жени , элемент вычитани , компаратор, формирователь импульсов и триггер. Введение этих блоков позволило оценивать форму фронта стоповых сигналов и автоматически перестраивать параметры устройства таким образом, чтобы уменьшить дополнительную погрешность, измерений, обусловленную изменени ми формы фронта .стоповых импульсов и ее отклонени от линейной. 2 ил. (Л с
Description
li фь
4)
;о
Изобретение относитс к информационно-измерительной технике и может быть использовано в экспериментальной дерной физике, оптике, радиолокации, дазерной дальнометрии при измерении временных интервалов с высокой точностью .
На фиг. 1 приведена структурна схема преобразовател врем -амплитуда импульсов; на фиг. 2 - временна диаграмма его работы дл стоповых импульсов с различной формой фронта нарастани .
Преобразователь врем - амплитуда импульсов (фиг.1) содержит входные шины 1 и 2, Старт-импульса и Стоп- им- пульса, дискриминаторы 3,4 и 5 уровн п ть элементов 6-10 задержки, три преобразовател 11-13 врем - ампли- туда, компаратор 14, элемент вычитани 15, источник 16 опорного напр жени , триггер 17, мультиплексоры 18 и 1.9, формирователь 20 импульсов, усилители 21 и 22, аналоговый сумматор 23 и выходную шину 24.
Устройство работает следующим образом .
Входной стартовый импульс (фиг.2а) задающий начало измер емого интервала времени, поступает на шину 1 и с нее чернз элемент 10 задержки - на стартовый вход преобразовател 11 врем - а|лш1итуда, запуска в нем процесс Преобразовани (фиг.26). Входной стоповый сигнал (фиг.2в) по шине 2 поступает на вход дискриминатора .4 уровн и через элемент 6 задержки, с временем задержки приблизительно равным максимально возможной длительности фронта нарастани стоповых импульсов, на входы дискриминаторов 3 и 5 уровн (фиг, 2г). Уровень запуска Uj дискриминатора 4 уровн определ ет минимальную амплитуду стоповых импульсов, которые могут регистрироватьс устройством . Уровни запуска U и U дискриминаторов 3 и 5 уровн устанавливаютс , исход из соотношени :
и U2 Uj, и (и, + и, )./2.
В момент превышени входным.стоповым импульсом уровн напр жени U дискриминатор 4 уровн формирует стандартный импул1зс (фиг.2д) с длительностью несколько превьшающий длитель- ность фронта входного импульса. Этот импульс поступает через первый выход
дискриминатора 4 уровн на стартовый вх од преобразовател 12 врем - амплитуда и запускает его. Со второго выхода дискриминатора 4 уровн импульс, поступает на управл ющий вход нормально заблокированного дискриминатора 3 уровн и разблокирует последний. Дискриминаторы 3 и 5 уровн запускаютс в моменты превьш1ени задержанным элементом 6 задержки стоповьш сигна- лЬм пороговых напр жений U, и U (фиг. 2е,ж) и формируют стандартные стоповые сигналы дл преобразователей
11и 12 врем - амплитуда. Преобразователь 11 врем - ампли туда вл етс основным и осуществл ет собственно преобразование временных интервалов, заданных парой старт- и стоп-импульсов в сигнал, пропорциональный амплитуде. Преобразователь
12врем - амплитуда совместно с усилител ми 21 и 22 обеспечивает -формирование корректирующего сигнала (фиг.2н), который складываетс с выходным сигналом основного преобразовател 11 врем -амплитуда в сумматоре 23 (фиг.2о) и компенсирует таким образом , погрешности измерени временных интервалов, возникающие в дискриминаторе 3 за счет флуктуации амплитуды , длительности и формы нарастани стоповых импульсов.
Амплитуда корректирующего воздействи , формируемого на втором входе аналогового сумматора 23 (фиг.2н), устанавливаетс различной дл сигналов, фронт которых описываетс функци ми с положительной и отрицательной второй производной таким образом, чтобы дл обоих их типов без дойолнительной перестройки параметров схемы минимизировать св занные с изменени ми входных стоповых импульсов разбросы амплитуды выходных сигналов сумматора. С этой целью используютс два усилите- л 21 и 22 с различающимис коэффициентами передачи, так, что величины соотношений v , где - отношение коэффициентов преобразовани блока 11 и блока 12 дл заданных сигналов, имеют значени , близкие к оптимальным Выбор величины у , необходимой дл работы.с текущим стоповым импульсом, осуществл етс при помощи мультиплексора 18,подключающего,в зависимости от формы фронта стопового импульса, ко второму входу аналогового сумма- iтора 23 один из усилителей 21 или 22.
Оценка формы фронта нарастани регистрируемого стопового импульса производитс при помощи блока, содержащего дискриминатор 5 уровн , преобразователь 13 врем -амплитуда, коэффициент передачи которого вдвое пре- вьшает коэффициент передачи преобразоател 12 врем -амплитуда,компаратор 14, элемент (5 вычитани и источник ю 16 опорного напр жени . Принцип работы этого блока основан на выделении и сравнении временных интервалов между моментами перехода стоповым импульимпульсов , на которой происходит переключение параметров канала компенсации погрешностей (величины у ).
Выходной сигнал U, (фиг.2и) элемента 15 вычитани сравниваетс в компараторе 14 с выходным сигналом . преобразовател 13 врем -амплитуда (фиг.2к), трансформирующего в амплитуду временной интервалГ,, зафиксированный дискриминаторами 3 и 5 уровн .
Преобразователь 13 врем -амплитуда имеет коэффициент передачи в два раза
сом трех равномерно размещенных поро-15 превьшающий значение К так, что при
говых напр жений.
Очевидно, дл случа линейно на- рас.тай)щего фронта при выполнении ус- . лови , Uj-U временной интервал ij между моментами перехода сигналом 20 уровней и, и Uj равен половине временного интервала ,3 между моментами перехода сигналом уровней Ui и U-,
регистрации стоповых импульсов с фронтом, описываемьм функцией с положительной второй производной (d 70), амплитуда его выходного сигнала U, превышает выходной уровень напр жени элемента 15 вычитани , и на выходе компаратора 14 формируетс уровень логической единицы. При регистрадии
Дл сигналов, фронт нарастани которых описываетс функцией с отрицательной второй производной, гГ,0,5,1, (2 tj.,j), а дл сигналов противоположной кривизныtj cJjO,5(2C ,7t:jj) , Очевидно также, что временной интервал
Т,5 можно вьфазить через временной ин-30 криминатора 5 уровн (фиг.2з), задер- тервал At, между моментами запуска дискриминаторов 3 и 4 уровн (фиг,2в .т). следующим образом
стоповых импульсов с противоположной 25 кривизной фронта u U,j, и на выходе компаратора 14 по вл етс потен- циал логического нул . Полученна таким образом информаци фиксируетс в триггере 17 (фиг,2л) импульсом дисжанНым при помощи элемента 7 задерж- .. ки на врем переходных процессов в преобразовател х 12 и 13 врем - амплитуда , элементе 15 вычитани , компараторе 14, и используетс далее дл управлени мультиплексорами .18 и 19, При наличии единичного состо ни , триггера 17 мультиплексор 18 подключает ко второму входу сумматора 23 выход усилител 21, который имеет, коэффициент передачи больший, чем усилитель 22 и соответствующий оптимальному значению J дл сигналов с фронтом, описывающимс функцией с положительной второй производной,Если триггер 17 выходным сигналом элемента 7 задержки устанавливаетс в нулевое состо ние, то ко второму входу сумматора 23 подключаетс выход лител 22 с меньшим значением коэф- фит иента передачи, соответствующим оптимальному значению J дл сигналов с противоположной кривизной фронта. Стробируетс мультифтексор 1В выходным сигналом элемента 7 задержки, сформированным формирователем 20 имг пульсов, таким образом, чтобы его. . длительность соответствовала длительност м полок выходных сигналов преоб I ткуда
и
Г, - fit,
}
, - и
ПВА
г
где .К - козффициент передачи преобразовател 12 врем - амплитуда;
задержка сигналов в элементе 6 задержки;
амплитуда, выходного сигнала преобразовател 12 врем - - амплитуда, пропорциональна временному интервалу t
-3
ПВА
Формирование величины осуществл етс при помощи элемента 15 вычитани , на суммирующий вход которой с источника 16 опорного напр жени по- даетс опорный уровень Ц, , а на вычитающий вход - выходной сигнал преобразовател 12 врем - амплитуда, Льедестал Ugустанавливаетс в процессе настройки устройства таким образом чтобы выбрать оптимальную с точки зрени минимизации погрешности измег рений промежуточную форму стоповых
регистрации стоповых импульсов с фронтом, описываемьм функцией с положительной второй производной (d 70), амплитуда его выходного сигнала U, превышает выходной уровень напр жени элемента 15 вычитани , и на выходе компаратора 14 формируетс уровень логической единицы. При регистрадии
стоповых импульсов с противоположной 25 кривизной фронта u U,j, и на выходе компаратора 14 по вл етс потен- циал логического нул . Полученна таким образом информаци фиксируетс в триггере 17 (фиг,2л) импульсом дис0 криминатора 5 уровн (фиг.2з), задер-
5
0
5
жанНым при помощи элемента 7 задерж- .. ки на врем переходных процессов в преобразовател х 12 и 13 врем - амплитуда , элементе 15 вычитани , компараторе 14, и используетс далее дл управлени мультиплексорами .18 и 19, При наличии единичного состо ни , триггера 17 мультиплексор 18 подключает ко второму входу сумматора 23 выход усилител 21, который имеет, коэффициент передачи больший, чем усилитель 22 и соответствующий оптимальному значению J дл сигналов с фронтом, описывающимс функцией с положительной второй производной,Если триггер 17 выходным сигналом элемента 7 задержки устанавливаетс в нулевое состо ние, то ко второму входу сумматора 23 подключаетс выход лител 22 с меньшим значением коэф- фит иента передачи, соответствующим оптимальному значению J дл сигналов с противоположной кривизной фронта. Стробируетс мультифтексор 1В выходным сигналом элемента 7 задержки, сформированным формирователем 20 имг пульсов, таким образом, чтобы его. . длительность соответствовала длительност м полок выходных сигналов преоб51444949
разоватеЛей 11 и 12 врем - амплитуда (фиг.2м).
Триггер 17 управл ет также мультиплексором 19 импульсов, который g совместно с элементом 9 задержки используетс дл коррекции пьедеста- ла, возникающего в выходном сигнале устройства при переключении параметров канала компенсации погрешности ю (изменении у ). При переходе от сигналов с положительной второй производной функций фронта нарастани к сигналам, фронты нарастани которых описываютс функцией с отрицательной второй производной, амплитуда выходного сигнала устройства уменьшаетс . Поэтому при регистрации стопового импульса второго вида выходной импульс дискриминатора 3 дополнительно задерживаетс при помощи элемента 8 задержки, подключаемого через мультиплексор 19 к стоповому входу преобразовател 11 врем - амвого дискриминатора уровн подключен к первому входу второго преобразовател врем - амплитуда, второй вход которого объединен с входом второго . элемента задержки и подключен к выходу второго дискриминатора уровн , первый вход третьего преобразовател врем - амплитуда соединен с первым выходом третьего дискриминатора уровн , о тличающ и,и с тем.
чТо, с целью повышени точности преобразовани и расширени области применени за счет возможности приема им15 пульсов с различной формой фронта нарастани стоп-импульсов, введены первый и второй усилители, первый и второй мультиплексоры, комЛаратор, триггер , фор шр9ватель импульсов, третий,
20 четвертый и п тый элементы задержки, источник опорного напр жени и элемент вычитани , первый вход которого подколочен к выходу источника опорного напр жени , второй вход подключен к шштуда. Величина этой задержки выби- 25 выходу третьего преобразовател вре- раемой равной- ли/КJ, . . м амплитуда, а выход - к йервому
входу компаратора, второй вход которого подключен к выходу второго преобразовател врем - амплитуда, а выЗО хрд - к информационному входу триггера , тактовый вход которого объединен с входом формировател импульсов и подключен к выходу второго элемента задержки, выход формировател под-g клюЧен к стробирующему входу первого
- мультиплексора, к первому и второму информационным входам которого подключены соответственно выходы первого и второго усилителей, входы которых держки, в свою очередь, компенсирует Q объединены и подключены к выходу тре- пьедестал в амдлитуде выходного сигна- тьего преобразовател врей - ампли- ла устройства, возникающий из-за эле- туда, второй вход которого соединен
с первым выходом первого дискриминатора уровн , второй вход которого
45 соединен с вторым выходом третьего
дискриминатора уровн , вход которого
где К - коэффициент передачи преобразовател 11 врем - амплитуда; ди - изменение среднего уровн
выходного сигнала устройства при переходе от одной формы стоповых импульсов к другой.
Claims (1)
- Включенный на втором выходе дис- криМинатора 3 элемент 9 задержки служит дл компенсации времени подготовки сигнала управлени мультиплексором 19 в элементах 5,7,17. Элемент 10 заментов 9 и 6 задержки. Формула изо бретениПреобразователь врем - амплитуда i импу льсов, содержащий первый, второй и третий дискриминаторы уровн , пер- вый второй и третий преобразователи врем - амплитуда, первый и второй элементы задержки и аналоговый сумматор , выход которого вл етс выходной шиной, а первый вход подключен к выходу первого преобразовател врем амплитуда, первый вход первого дискриминатора уровн объединен с. входом второго дискриминатора уровн и через первый элемент задержки подключен к входной стоп-шине, первый выход пер50вл етс шиной стоп-импульса, а второй выход первого дискриминатора уровн через третий и четвертый последовательно соединенные элементы задержки подключен к первому информационному входу второго мультиплексора, к второму информационному входу кото- рого подкрочен выход третьего элемен- j. та задержки, управл ющие входы первого и второго мультиплексоров объединены и подключены к выходу триггера, выход первого мультиплексора соединен с вторым входом аналогового сум-вого дискриминатора уровн подключен к первому входу второго преобразовател врем - амплитуда, второй вход которого объединен с входом второго . элемента задержки и подключен к выходу второго дискриминатора уровн , первый вход третьего преобразовател врем - амплитуда соединен с первым выходом третьего дискриминатора уровн , о тличающ и,и с тем.50вл етс шиной стоп-импульса, а второй выход первого дискриминатора уровн через третий и четвертый последовательно соединенные элементы задержки подключен к первому информационному входу второго мультиплексора, к второму информационному входу кото- рого подкрочен выход третьего элемен- j. та задержки, управл ющие входы первого и второго мультиплексоров объединены и подключены к выходу триггера, выход первого мультиплексора соединен с вторым входом аналогового сум-|Ш Iв в f «3а, кX,НФае 1,29-4
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874250459A SU1444949A1 (ru) | 1987-05-25 | 1987-05-25 | Преобразователь врем -амплитуда импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874250459A SU1444949A1 (ru) | 1987-05-25 | 1987-05-25 | Преобразователь врем -амплитуда импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1444949A1 true SU1444949A1 (ru) | 1988-12-15 |
Family
ID=21306412
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874250459A SU1444949A1 (ru) | 1987-05-25 | 1987-05-25 | Преобразователь врем -амплитуда импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1444949A1 (ru) |
-
1987
- 1987-05-25 SU SU874250459A patent/SU1444949A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР 869028, кл. Н 03 М 1/50, 1980. Авторское свидетельство СССР 1277398, кл. Н 03 М 1/54, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4345241A (en) | Analog-to-digital conversion method and apparatus | |
US5864313A (en) | Process for determining the intermediate frequency deviation in frequency pulsed radar systems | |
CN111458695B (zh) | 一种高速激光脉冲采样检测电路、系统及方法 | |
US4119910A (en) | Method and apparatus for detecting whether phase difference between two signals is constant | |
SU1444949A1 (ru) | Преобразователь врем -амплитуда импульсов | |
CN115580275A (zh) | 高精度脉冲信号产生装置、fpga芯片和信号处理设备 | |
KR102420037B1 (ko) | 실시간 캘리브레이션을 지원하는 tdc | |
CA2169792C (en) | Apparatus and method for measuring very accurately the time of an event | |
SU1589403A1 (ru) | Устройство подавлени помех | |
EP1322969B1 (en) | Rf power measurement | |
SU930653A1 (ru) | Интегратор | |
SU1596260A1 (ru) | Прецизионный стробоскопический преобразователь | |
SU970666A1 (ru) | Устройство временной задержки | |
SU489048A1 (ru) | "Устройство дл измерени параметров сигналов | |
SU830645A1 (ru) | Преобразователь частоты следовани иМпульСОВ B НАпР жЕНиЕ пОСТО ННОгОТОКА | |
SU945948A1 (ru) | Умножитель частоты | |
SU1693713A1 (ru) | Цифровой фазовый дискриминатор | |
SU1737353A1 (ru) | Устройство автосдвига | |
SU1688440A1 (ru) | Частотный манипул тор | |
SU1472844A1 (ru) | Цифровой компенсационный фазометр | |
SU1007054A1 (ru) | Преобразователь кода во временной интервал | |
SU1553990A1 (ru) | Функциональный генератор | |
SU1416923A1 (ru) | Устройство измерени времени задержки включени компараторов напр жени | |
RU2115230C1 (ru) | Преобразователь временных интервалов в код | |
SU1711234A2 (ru) | Измеритель параметров аналогового запоминающего устройства |