SU1437986A1 - Устройство фазоимпульсной модул ции - Google Patents
Устройство фазоимпульсной модул ции Download PDFInfo
- Publication number
- SU1437986A1 SU1437986A1 SU864162837A SU4162837A SU1437986A1 SU 1437986 A1 SU1437986 A1 SU 1437986A1 SU 864162837 A SU864162837 A SU 864162837A SU 4162837 A SU4162837 A SU 4162837A SU 1437986 A1 SU1437986 A1 SU 1437986A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- counter
- pulse
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Изобретение относитс к импульсной технике и может быть использовано в системах св зи с модул цией фазы начала или конца пачки импульсов. Цель изобретени - расширение функциональных возможностей устройства за счет обеспечени режима импульсно-фазовой модул ции, при котором период повторени пачек посто нен, а длительность пачек пропорциональна управл ющему напр жению. Дл этого в устройство дополнительно введены интегратор 6, инвертор 7, элемент ИЛИ 10 и переключатели 11 и 12. Кроме того, устройство содержит генератор 1 опорной частоты, счетчик 2 импульсов, дешифратор 3, элемент 4 совпадений, триггер 5, электронный ключ 8, компаратор 9, шины - входную 13 и выходную 14. Введение в устройство указанных элементов с cooтвeтcтвyю ци п функ- циональньп и св з ми обеспечивает фа- зоимпульсную модул цию как первого, так и второго рода, что существенно расшир ет функциональные возможности устройства. 1 ил. ю
Description
СО
00 CD
i J.
К
Изобретение относитс к импульсной технике н может быть пспользоваио в системах св зи с модул цией фазы начала или конца пачки импульсов,
Целью изобретени вл етс расширение функциональных возможностей устройства за счет обеспечени режима импульсно-фазовой модул ции, при котором период повторени пачек посто - ней, а длительность пачек пропорциональна управл ющему напр жению.
На чертел е представлена функидо- нальна схема устройства фазоимпульс- ной модул ции.
Устройство седержит генератор 1 опорной частоты, счетчик 2 импульсов, дешифратор 3, элемент 4 совпадени , триггер 5, интегратор б, инвертор 7. электронный ключ 8, компаратор 9, эле ент ИЛИ 10 и переключатели 11 и 12, входную шину 13 и выходную шину 14, при этом выход генератора 1 опорной
астоты соединен со счетным входом счетчика 2 и первым входом элемента 4 совпадений, выход которого соединен с выходной шиной 14, а второй вход - с первым выходом триггера 5 и первым входом переюночател 11, второй вход которого соединен со вторым входом триггера 5, а выход - с входами инвертора 7 и интегратора 6, выход которого соединен с первым входом компаратора 9 и через электронный ключ 8 с общей шиной, управл ювдй вход элект- ронного ключа 8 соединен с выходом инвертора 7, а второй вход компаратора 9 соединен с входной иконой 13, iSu- ход компаратора 9 соединен со вторым входом перетшючател 12 и с одним вхо дом элемента 10 ИЛИ, выход которого соединен со счетным входом триггера 5 а другой вход - с выходомб-де1лифратора 3 и первым входом переключател 12, выход которого соединен с входом ус- тановки нул счетчика 2 импульсов, выходы которого соединены со входами дешифратора 3
Депифратор может быть выполнен в виде соединенных последовательно ре- гистра и схемы сравнени кодов, ко вторым входам которой подключены выходы счетчика 2. Переключат ели могут быть выполнены на механических переключател х с трем контактами, положение пере с ючени которых выбирает пользователь устройства.
Устройство работает следуюпщм образом .
д 5
„
5
Дл осуществлени фазоимпульсной модул ции первого рода (дл формировани пачек импульсов с посто нной длительностью и управл емыми паузами между пачками), переключатели 11 и 12 устанавливают в положение, в котором их вькоды соединены со вторыми входами . При этом вход установки нул счетчика 2 подключаетс к выходу компаратора 9, а входы интегратора 6 и инвертора 7 подключаютс ко второму выходу триггера 5, В регистр дешифратора 4 занос т число N, соответствующее требуемой длит(2льности пачки импульсов .
В исходном состо нии счетчик 2 обнулен , триггер 5 находитс в положении , когда на его первом выходе имеет место разрешаюпд й потенциал, а на втором - нулевой. Под действием разрешающего потенциаота с первого выхода триггера 5 элемент 4 открыт по второму входу, Проинвертированный (логически) инвертором 7 нулевой потенциал со второго выхода триггера 5 удерживает ключ 8 в замкнутом состо нии , поэтому на первом входе компаратора 9 и на выходе интегратора 6 имеет место нулевой потенциал. Нулевой потенциал-имеет место и на входе интегратора б, соединенном со вторым выходом триггера 5, На второй вход компаратора 9 со входной шины 13 поступает сигнал управлени положительной Пол рности,
Генератор 1 формирует импульсы опорной частоты Fj, , поступающие на счетньй вход счетчика 2 и через элемент 4 на выходную шину 14 устройства . Содер симое счетчика 2 с каждым импульсом увеличиваетс на единицу. При достижении содержимым счетчика 2 числа N срабатывает дешифратор 3,Им- пульс с его выхода поступает через элемент 10 на счетный вход триггера 5. Последний перебрасываетс , В результате элемент 4 закрываетс по второму входу, поступление импульсов генератора 1 на выходную шину 14 прекращаетс . Кроме того, под действием разрешающего потенциала со второго выхода триггера 5 размыкаетс ключ 8 и начинает линейно нарастать сигнал на выходе интегратора 6 и первом входе .компаратора 9, При достижении сигналом на выходе интегратора 6 уровн управл ющего сигнала на входной шине 13 срабатывает компаратор 9 и импульс
3. 143
с его выхода поступает на вход установки нул счетчика 2 и через элемент 10 на счетный вход триггера 5. В результате счетчик 2 обнул етс , триггер 5 вновь перебрасываетс в исходное состо ние, элемент 4 вновь открываетс по второму входу, ключ 8 замыкаетс , а сигналы на входе и выходе интегратора 6 станов тс равными нулю.
Далее цикл повтор етс .
Таким образом, на выходной шине 14 устройства формируют.с пачки импуль
входы интегратора и 7 подключаютс к первому
сов, имеющие длительность N/Fg , при чем паузы между пачками пропорциональны управл ющему напр жению на входной шине 13,
Дл осуществлени импульсно-фазо- вой модул ции второго рода (дл формировани пачек импульсов с управл емой длительностью и посто нным периодом следовани ) переключатели 11 и 12 устанавливают в положение, в котором их выходы соединены с первыми входами. При этом вход установки нул счетчика 2 подключаетс к выходу дешифратора 4, а инвертора
выходу триггера 5. В регистр дешифра тора 4 занос т число М, соответствующее требуемому периоду следовани пачек импульсов,
В исходном состо нии счетчик 2 обнулен , триггер 5 находитс в положении , когда на его первом выходе имеет место разрешающий потенциал, а на втором - нулевой, элемент 4 откры по второму входу, ключ 8 разомкнут и на выходе интегратора б и на первом входе компаратора 9 сигнал равен нулю .
Генератор 1 формирует и fflyльcы опорной частоты F, , поступающие на счетный вход счетчика 2 и через элемент 4 на выходную шину 14 устройства . Содержимое счетчика 2 с каждым импульсом увеличиваетс на единицу. Под действием разрешающего потенциала с первого выхода триггера 5 сигнал на выходе интегратора 6 линейно нарастает . При достижении этим сигналом уровн управл ющего сигнала на входной шине 13 срабатывает компаратор 9 и импульс с его выхода через элемент 10 поступает на счетньш вход триггера 5, Последний перебрасываетс , Б результате элемент 4 закрываетс по второму входу, и поступление импуль
сов генератора 1 на выходную шину 14
0
0
5
прекращаетс . Кроме того, кЛюч 8 замыкаетс , и сигнал на входе и выходе интегратора 6 становитс равным нулю. При достижении содержимым счетчика 2 числа М срабатывает дешифратор 3, Импульс с его выхода через элемент 10 поступает на счетный вход триггера 5 и через переключатель 12 на вход установки нул счетчика 2. В результате счетчик 2 обнул етс , триггер 5 вновь перебрасываетс в исходное состо ние , элемент 4 вновь открываетс по второму входу, а ключ 8 вновь размыкаетс . Далее цикл повтор етс ,
В итоге на выходной шине 14 устройства формируютс пачки импульсов, имеющие длительность, пропорциональную управл ющему напр жению на входной шине 13, и посто нный период следовани M/F .
Таким образом, введение в устрой- 25 ство новых элементов и св зей позвол ет осуществл ть фазоимпульсную модул цию как первого, так и второго рода, что существенно расшир ет его функциональные возможности.
35
зо
Claims (1)
- Формула изобретениУстройство фазоимпульсной модул ции , содержащее генератор опорной частоты, вькод которого соединен с первым входом элемента совпадений, второй вход которого соединен с первым выходом триггера, соединенные последовательно счетчик импульсов и0 дешифратор, компаратор и электронный ключ, один вывод которого соединен с общей шиной, отличающеес тем, что, с целью расширени функциональных возможностей, в него дополни5 тельно введены первьй и второй пере- |ключатели, элемент ИЛН, интегратор, и инвертор, при этом выход первого переключател соединен с входом установки нул счетчика импульсов, первый вход - с выходом дешифратора и одним входом элемента ИЛИ, а второй вход - с выходом компаратора и другим входом элемента ИЛИ, выход которого соединен со счетным входом триггера, первый выход которого Соединен с первым входом второго переключател , второй вход которого соединен со вторым выходом триггера, а выход - с входами интегратора и инвертора, выход кото05514379866рого соединен с уг11завл ющим входом шиной устройства, выходна шина которого соединена с выходом элемента совпадени , первый вход которого соеди- g нен со счетным входом счетчика имэлектронного ключа, другой вывод которого соединен с вьгходом интегратора и первым входом компаратора, второй вход которого соединен с входнойпульсов.пульсов.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864162837A SU1437986A1 (ru) | 1986-12-18 | 1986-12-18 | Устройство фазоимпульсной модул ции |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864162837A SU1437986A1 (ru) | 1986-12-18 | 1986-12-18 | Устройство фазоимпульсной модул ции |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1437986A1 true SU1437986A1 (ru) | 1988-11-15 |
Family
ID=21273435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864162837A SU1437986A1 (ru) | 1986-12-18 | 1986-12-18 | Устройство фазоимпульсной модул ции |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1437986A1 (ru) |
-
1986
- 1986-12-18 SU SU864162837A patent/SU1437986A1/ru active
Non-Patent Citations (1)
Title |
---|
Информационный листок ЛМТЦНТИИП 70-83, 1983. Авторское свидетельство СССР № 1 15170, кл. Н 03 К 7/04, 28.12.83. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1437986A1 (ru) | Устройство фазоимпульсной модул ции | |
CA1288138C (en) | Clock-controlled pulse width modulator | |
SU1358063A1 (ru) | Цифровой фазочастотный компаратор | |
SU1091351A1 (ru) | Делитель частоты следовани импульсов с регулируемой длительностью импульсов | |
SU1264135A1 (ru) | Двухканальный врем импульсный преобразователь | |
SU982200A1 (ru) | Управл емый делитель частоты | |
SU1675843A1 (ru) | Программатор учебного времени | |
SU1529429A1 (ru) | Устройство дл защиты от дребезга контактов | |
SU1422363A1 (ru) | Цифрова регулируема лини задержки | |
SU1283951A1 (ru) | Генератор импульсов | |
SU627579A1 (ru) | Реле времени | |
SU888164A1 (ru) | Устройство дл передачи информации | |
SU984057A1 (ru) | Делитель частоты импульсов | |
RU1783614C (ru) | Преобразователь кода | |
SU1056467A1 (ru) | Делитель частоты следовани импульсов с переменным коэффициентом делени | |
RU1803965C (ru) | Устройство дл формировани серий импульсов | |
JPS5530213A (en) | Signal converter | |
SU1262501A1 (ru) | Сигнатурный анализатор | |
SU1094135A1 (ru) | Импульсный генератор | |
SU1058039A1 (ru) | Распределитель импульсов | |
SU1200388A1 (ru) | Устройство доя формирования импульсных последовательностей | |
SU1314447A1 (ru) | Устройство дл формировани пачек импульсов | |
SU1636986A1 (ru) | Одновибратор | |
SU809557A1 (ru) | Преобразователь кода во временнойиНТЕРВАл | |
SU767968A1 (ru) | Преобразователь напр жени в код |