SU1432556A1 - Устройство дл решени уравнений - Google Patents

Description

42 Од N9 СЛ СП

сг

Изобретение относитс  к цифровой вычислительной технике, в частности к устройствам специализированного на- ;значени  дл  решени  уравнений, и мо- , жет быть использовано в различных област х народного хоз йства в системах автоматизированного управлени .

Устройство осуществл ет вычисли- . тельный процесс на основании Q

f(xn) + F.

(1)

Условием сходимости такого вычис- ;лительного процесса  вл ест  соотно- 15

:шение

,(x)i 1,

(2)

де -Р (х) - значение первой про.извод-20 ной в области искомого решени  х.

Целью изобретени   вл етс  расшиение класса решаемых задач путем обеспечени  возможности получени  25 сход щейс  процедуры дл  произвольноо значени  первой производной f (x) при представлении уравнени  в виде

х(х). .

На фиг.1 представлена функциональ- зо на  схема предлагаемого устройства, на фиг.2 - блок-схема формировател  импульсов. . . .,

Устройство дл  решени  уравнений содержит первые 1f Ij и; второй 2 входы , первьм 3/1 и второй 3g преобразо - ватели пр мого кода в дополнительйьй, первьй 4, второй 42 и третий 4 регистры , первьй 5, второй З, третий 5з и четвертьй 5-4 сумматоры, умно- д житель 6, блок 7 делени , блок 8 воспроизведени  зада нной функции, формирователь 9 импульсов, элемент И 10, схему 11 сравнени  и первьй 12 и второй 122 выходы устройства. Формирователь импульсов содержит входы , где m - разр дность информации, с выхода первого сумматора 5, элементы 14-1-14т задержки, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 15(-15т, элемент ИЛИ-НЕ 16 и вькод17.

Устройство работает следующим образом .

Заданное уравнение представл етс  в виде, удобном дл  его решени  на . предлагаемом устройстве (x) .

Блок 8 воспроизведени  заданной функции настраиваетс  на реализацию функции / (х) .

В исходном состо нии регистр 4 установлен в единицу, а на регистр 4 с его установочного входа 1 записываетс  начальное значение искомого решени  Хр. На выходе схемы 11 сравнени  вырабатываетс  значение единицы, так как на выходе многоразр дного сумматора 5 образуетс  значение , равное Хо-Ч (хд), абсолютное значение которого больше значени 

В противном случае значение х принимаетс  за искомое значение кор- л  X.

В каждьй (1+1)-й такт работы устройства происходит запись на регистр 4 значени 

X f(x--) ч- -()l(x-.-)-V (xiM)1 4-UiJ- Cx,.,)-x,4-x,.

на регистр 4 - значени  . У,.-(Х..), на регистр 4 - значени 

2 + Х т .

Схема сравнени  на (1+1)-м такте работы устройства сравнивает со значением Е величину, по модулю равную ). При достижении jx - XiOlz на выходе схемы 11 сравнени  образуетс  значение логического нул , что свидетельствует об окончании вычислительного процесса в устройстве.

Claims (2)

1. Устройство дл  решени  уравнений , содержащее первьй регистр, пер - вьй сумматор, умножитель, первьй преобразователь пр мого кода в дополни- тельньй и формирователь импульсов, причем выход первого сумматора соединен с входом формировател  импульсов и информационным входом первого регистра , выход которого соединен с информационным выходом устройства, о т- л и чающеес  тем, что, с целью расширени  класса решаемых задач путем обеспечени  возможности получени  сход щейс  процедуры дл  произ- .вольного значени  первой производной Ч (х) при представлении уравнени  в виде (x), в него введены схема сравнени , элемент И, второй преобразователь пр мого кода в дополнитель- ньй, с второго по четвертьй суммато-,

ры, блок делени , второй и третий регистры и блок воспроизведени  заданной функции, выход которого соединен с входами первого слагаемого первого и второго сумматоров и через первый преобразователь пр мого кода в дополнительньй - с входом первого слагаемого третьего сумматора и с информационным входом второго регистра выход которого соединён с входом второго слагаемого второго сумматора выход которого соединен с первым входом умножител  и входом первого слагаемого четвертого сумматора, вход второго слагаемого которого соединен с выходом второго преобразовател  пр мого кода в дополнительный, вход которого соединен с вькодом первого регистра, входом блока воспроизведени  заданной функции, информационным входом третьего регистра и входом второго слагаемого третьего сумматора , выход которого соединен с первым входом схемы сравнени  и вторым входом умножител , выход которого соединен с входом делимого блока делени , выход и вход делител  которого соединены соответственно с входом второго слагаемого первого сумматора и выходом четвертого сумматора, вход тре-- тьего слагаемого которого соединен с

5

Q

0

0

выходом третьего регистра, вход разрешени  записи которого соединен с входами разрешени  записи первого и второго-регистров и выходом элемента И, первьй и второй входы которого соединены соответственно с выходом формировател  импульсов и выходом схемы сравнени , второй вход которой соединен с входом задани  погрешности устройства , входы установки начальных условий которого соединены с установочными входами с первого по третий регистров, выход схемы сравнени  соединен с выходом сигнала окончани  .вычислений устройства.

2. Устройство по п,1, отличающеес  тем, что формирователь импульсов содержит m элементов задержки , где m - разр дность значени  функции, то элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент ИЛИ-НЕ, причем i-й разр д входа формировател  импульсов (, 2,..,,га) соединен с входом i-ro элемента задержки и первым входом i-ro элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход и выход крторого соединены соответственно с выходом i-ro элемента задержки и i-M входом элемента ИЛИ-НЕ, выход которого подключен к выходу формировател  импульсов.

«,

Фиг.1

13i

о-9

ее

ш

о-

в « .

о о в

е- а в

15i

17

Фиг. 2