SU1432550A1 - Устройство дл моделировани графов Петри - Google Patents

Устройство дл моделировани графов Петри Download PDF

Info

Publication number
SU1432550A1
SU1432550A1 SU874219160A SU4219160A SU1432550A1 SU 1432550 A1 SU1432550 A1 SU 1432550A1 SU 874219160 A SU874219160 A SU 874219160A SU 4219160 A SU4219160 A SU 4219160A SU 1432550 A1 SU1432550 A1 SU 1432550A1
Authority
SU
USSR - Soviet Union
Prior art keywords
block
inputs
input
information
register
Prior art date
Application number
SU874219160A
Other languages
English (en)
Inventor
Всеволод Викторович Васильев
Валерий Валентинович Кузьмук
Евгений Борисович Лисицин
Валерий Александрович Шумов
Original Assignee
Институт Проблем Моделирования В Энергетике Ан Усср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт Проблем Моделирования В Энергетике Ан Усср filed Critical Институт Проблем Моделирования В Энергетике Ан Усср
Priority to SU874219160A priority Critical patent/SU1432550A1/ru
Application granted granted Critical
Publication of SU1432550A1 publication Critical patent/SU1432550A1/ru

Links

Landscapes

  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

Изобретение относитс  к вычислительной технике, точнее к устройствам дл  обработки информации специального назначени , в частности, дл  решени  задач на графах Петри, и может быть применено в различных отрасл х промьшшенности дл  отладки алгоритмов моделировани  параллельных процессов. Цель изобретени  -расширение функциональных возможностей за счет моделировани  графов Петри, в которых временные задержки став тс  в соответствие вершинам мест, а переходы выполн ютс  мгновенноо В устройство, содержащее регистры задани  входных 2 и выходных 3 векторов и текущей разметки 4, блок 5 срав нени  входных векторов, блок 6 вычислени  последующей разметки и генератор 12 тактовых импульсов, дополнительно введены элемент И 9, элемент ИЛИ 8, блок 11 имитаоди зарезервированных меток и блок 10 инициации вершин мест. 9 ил. сл i4iii 00 to СП ел

Description

t
; Изобретение относитс  к вьтисли- ;тельной технике, к устройствам дл  Ьбработки информации специального на |значени , в частности дл  решени  задач на графах Петри, и может быть применено в различных отрасл х промыленности дл  отладки алгоритмов моделировани  параллельных процессов,
Целью изобретени   вл етс  расши- рение функ1щональных возможностей У стройства за счет моделировани  гра Фов Петри, в которых временные задержки став тс  в соответствие верши
ров дл  каждой вершины перехода, регистр 4 задани  текущей разметки - дл  хранени  текущей разметки вершин мест в моделируемом графе Петри, блок 5 сравнени  входных векторов - дл  отбора вершин переходов, дл  которых выполн ютс  услови  срабатьгоани , блок 6 вычислени  последующей разметки - дл  реализатщи вычитани  входных разметочных векторов из вектора текущей разметки при выполнении условий срабатывани  переходов, блок 7 индикации установившихс  меток -дл  выво
1ам мест, а переходы срабатывают мгно-|5 да содержимого регистра 4 задани 
зенно.
На фиг. 1 представлена функциональна  схема устройства; на фиг.2 - схе- :4а блока ввода; на фиг 3 - схема 5лока регистров задани  входнык век горов; на фиг 4 - схема регистра .задани  текущей разметки; на фиг.5 - хемы блока сравнени  входных векторов и блока вычислени  последующей :|)азметки; на фиг. 6 - схемы блока |1ндикации вершин мест и блока  мита- зарезервированных меток; на фиг.7 (|:хема счетчика, вход щего в состав блока имитации зарезервировантекущей разметки на индикационную панель, элемент ИЛИ 8 - дл  формировани  сигнала разрешени  изменени  содержимого регистра 4 задани  теку20 щей разметки, элемент И 9 - дл  синхронизации сигнала, вырабатьшаемого на элементе ИЛИ 8, сигналом Фаза 1 генератора 12 тактовых иьшульсов (ГТИ снимаемым с первого выхода (1) ГТИ.
25 Блок 10 инициации верщин мест вырабатывает сигналы, определ ющие начало имитации наличи  зарезервированных меток в вершинах мест, вход щих в выходные векторы сработавших
к меток; на фиг. 8 - иллгостратив- J- зо верщин переходов.
|1Ый пример моделируемого графа Петри; 11 имитации зарезервированipa фиг. 9 - таблица подготовки исходйых данных дл  решени  задачи на уст зойстве .
Устройство (фиг. 1) содержит блок 1 ввода, блок 2 регистров зада- 1|1и  входных векторов, блок 3 регистров задани  выходных векторов, ре- истр 4 задани  текущей разметки, $лок 5 сравнени  входных векторов, блок 6 вычислени  последующей разметки , блок 7 индикации установивщихс  меток, элемент ИЛИ 8, элемент И 9, блок 10 инициации вершин мест, блок 11 имитации зарезервированных меток, ге™ нератор 12 тактовых импульсов и блок 13 индикации зарезервированных меток,
Блок 1 ввода предназначен дл  ввода в устройство топологии моделируемого графи Петри, т.е. входных и выходных разметочных векторов, начальной разметки вершин, дпительнос- {ей резервировани  меток в вершинах мест. Блок 2 регистров задани  входных векторов предназначен дл  хране- 1|1и  входных разметочных векторов дл  Каждой вершины перехода, блок 3 регист- ISOB задани  выходных векторов - дл  хранени  выходных разметочных эекто35
40
45
50
ных меток предназначен дл  имитации наличи  в вершинах мест зарезервирова ных меток в течение промежутков времен поставленных в соответствие йершинам мест..
ГТИ 12 формирует управл ющие сигналы Фаза 1 и Фаза 2 дл  тактиро вани  устройства, причем последовательность этих сигналов  вл етс  непересекающейс .
Блок 13 индика1щи зарезервированных меток предназначен дл  отражени  на индикационной панели процессов имитации зарезервированных меток в вершинах мест в блоке 11.
Блок 1 ввода (фиг о 2) содержит группу тумблеров 14, группу переключателей 15, группу триггеров 16.1 и 16,2, дешифратор 17, группу дешифраторов 18.1-18.3, группу тумблеров 19, переключатель 20 и триггер 21.
Блок 2 регистров задани  входных векторов пр едставл ет собой группу 55 регистров (фиг. 3). Каждый регистр блока 2 содержит группу элементов НЕ 22, элемент И 23 н группу триггеров 24.
текущей разметки на индикационную панель, элемент ИЛИ 8 - дл  формировани  сигнала разрешени  изменени  содержимого регистра 4 задани  текущей разметки, элемент И 9 - дл  синхронизации сигнала, вырабатьшаемого на элементе ИЛИ 8, сигналом Фаза 1 генератора 12 тактовых иьшульсов (ГТИ), снимаемым с первого выхода (1) ГТИ.
Блок 10 инициации верщин мест вырабатывает сигналы, определ ющие начало имитации наличи  зарезервированных меток в вершинах мест, вход щих в выходные векторы сработавших
верщин переходов.
5
0
5
0
ных меток предназначен дл  имитации наличи  в вершинах мест зарезервирован-/ ных меток в течение промежутков времени, поставленных в соответствие йершинам мест..
ГТИ 12 формирует управл ющие сигналы Фаза 1 и Фаза 2 дл  тактировани  устройства, причем последовательность этих сигналов  вл етс  не . пересекающейс .
Блок 13 индика1щи зарезервированных меток предназначен дл  отражени  на индикационной панели процессов имитации зарезервированных меток в вершинах мест в блоке 11.
Блок 1 ввода (фиг о 2) содержит группу тумблеров 14, группу переключателей 15, группу триггеров 16.1 и 16,2, дешифратор 17, группу дешиф. раторов 18.1-18.3, группу тумблеров 19, переключатель 20 и триггер 21.
Блок 2 регистров задани  входных векторов пр едставл ет собой группу регистров (фиг. 3). Каждый регистр блока 2 содержит группу элементов НЕ 22, элемент И 23 н группу триггеров 24.
Блок 3 регистров задани  выходных векторов представл ет собой группу регистров.
Регистр 4 задани  текущей разметки (фиг. 4) содержит группу элементов ИЛИ 25, группу элементов НЕ 26, элемент И 27, элемент ИЛИ 28 и группу триггеров 29.
Блок 5 сравнени  входных векторов (фиг, 5) состоит из группы узлов сравнени , каждьй из которых содержит группу элементов И 30, элемент ШШ-НЕ 31, группу элементов И 32 и группу элементов ИЛИ 33,
Блок 6 вычислени  последующей разметки содержит грзшпу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ,
Блок 10 инициации вершин мест (фиг, 6) содержит группу элементов И 34 и группу элементов ШШ 35,
Блок 11 имитации зарезервированных меток состоит из группы узлов имитации, каждый из которых содержит
элемент И 36, регистр 37 и счетчик 38,75 го вектора из пр мого значени  вектосодержащий группу элементов И-НЕ 39, группу триггеров 40, группу элементов И-ИЛИ 41, триггер 42 и элемент И 43,
Устройство работает следующим образом .
После включени  питани  переключателем 20 триггер 21 устанавливаетс в состо ние 1, и тем самым обеспечиваетс  режим ввода исходных данных дл  решени  задачи по моделированию составленного графа Петри, Данные (входные разметочные векторы, выходные разметочные векторы, начальна  разметка графа Петри, длительности резервировани  меток в вершинах мест набираемые на группе, тумблеров 19, занос тс  в соответствующие блоки (блок 2 регистров задани  входных векторов, блок 3 регистров задани  выходных векторов, регистр 4 задани  текущей разметки, блок 11 имитации зарезервированных меток) устройства, определ емые положением переключателей группы тумблеров 14, Конкретный регистр одного из этих блоков, в который заноситс  очередной компонент исходных данных задачи, определ етс  положением переключателей группы переключателей 15, После ввода исходных данных режим записи отключаетс , все тумблеры перевод тс  в разомкнутое положение.
Режим моделировани  включаетс  переводом переключател  ГТИ 12 в положение Пуск,
Инверсное значение вектора текущей разметки (начальное значение) и значени  входных разметочных векторов подаютс  в блоки 5 сравнени  входных разметочных векторов, где на элементах И 30 и ИЛИ-НЕ 31 происходит поразр дное сравнение векторов и на выходе элемента ИЛИ-НЕ 31,  вл ющегос  выходом признака сравнени  блока 5, по вл етс  1, котора  разрешает подачу значени  через группу элементов И 32 на входы группы элементов ИЛИ 33, где вычисл етс  частична  сумма входных векторов запускаемых переходов, котора  подаетс  через выход значени  суммы части входных векторов блока 5 на вход блока 6 вычислени  последующей разметки , где на элементах ИСКЛЮЧАЮЩЕЕ ИЛИ имитируетс  вычитание соответствующе0
5
0
5
0
5
ра текущей разметки, подаваемого на другой вход блока 6, Новое значение вектора разметки подаетс  на вход регистра 4 задани  текущей разметки. Одновременно 1 с выходов признаков сравнени  блока 5 сравнени  входных векторов подаютс  на соответствующие входы элемента ИЛИ 8, на выходе которого фopмIipyeтc  1 - сигнал разрешени  изменени  содержимого регистра 4 задани  текущей разметки, поступа- кхдий на вход элемента И 9, Одновременно 1 с выходов признаков сравнени  блока 5 поступают на входы бло- кa 10 инициации вершин мест, далее на входы элементов И 34 групп и разрешают подачу на входы элементов ИЛИ 35 значений векторов, соответствующие разр ды которых поданы на входы элементов И 34, На элементах ИЛИ 35 происходит поразр дное сложение отобранных векторов, что позвол ет выработать сигналы инициации вершин мест, в которые попадут зарезервированные метки после срабатывани  переходов, отобранных в блоке 5 сравнени  входных векторов,
В результате на соответствующих выходах признаков инициации блока 10 по вл ютс  1, поступающие на входы элементов И 36, С приходом сигнала Фаза 1 ГТИ 12 на входы элементов И 36 сигналы признаков инициации паревод т соответствующие счетчики 38 в режим Счет, Одновременно приход сигнала Фаза 1 на вход элемента И 9 определ ет прохождение сигнала разрешени  изменени  содержимого регистра 4 задани  текущей разметки на соответствующий вход синхронизации регистра 4, и значение вектора текущей разметки заноситс  в регистр 4 По приходу сигнала Фаза 2 уменьшаетс  на единицу содержимое каждого из счетчиков 38, Далее работа устройства повтор етс  без изменени  зна чени  текущей разметки, так как нет :переходов, дл  которых бы выполн лос I условие запуска По приходу третьего I сигнала Фаза 2 ГТИ 12 содержимое : соответствующего счетчика 38 обнул - ; етс , на eiro первом выходе по вл ет- ;с  1, разрешающа  перезапись содер- ;жимого соответствующего регистра 37 Гв счетчик 38, а также устанавлива- кнца  соответствующий триггер 29 ре- :гистра 4 задани  текущей разметки в состо ние 1, имитиру  таким образом процесс перехода метки из зарезервированного в установившеес  состо ние , в результате чего возникают услови  дл  имитации запуска перехода по приходу очередного сигнала Фаза 1 ГТИ 12 Далее работа устройства повтор етс  по описанному алгоритму .

Claims (1)

  1. Формула изобретени 
    Устройство дл  моделировани  графов Петри, сбдержащее блок регистров задани  входных векторов, блок регистров задани  выходных векторов, генератор тактовых импульсов, регист задани  текущей разметки, блок сравнени  входных векторов, блок вычислени  последующей разметки, первые информационные входы которого соединены с информационными вькодами блок
    0
    сравнени  входных векторов, группа зтравл кщих входов которого . соединена соответственно с группой инверсных информационных выходов регистра задани  текущей разметки, информационные входы и пр мые.информационные выходы которого соединены с информационными выходами и вторыми информационными входами блока, вычислени  последующей разметки соответственно, о т- ли чающеес  тем, что, с целью расширени  функциональных возможностей устройства за счет модели- 5 ровани  графов Петри, в которых временные задержки став тс  в соответствие вершинам MecTj а переходы срабатывают мгновенно, в него введены элемент И, элемент ИЛИ, блок имитации зарезервированных меток, блок иници- а1щи вершин мест, информационные входы которого соединены с соответствующими информационными выходами регистра задани  выходных меток, а управл ющие входы группы соединены с соответствующими входами элемента ИЛИ и соответствующими управл нлцими выходами грзлп- пы блока сравнени  входных векторов, информационные входы которого соединены с соответствующими информационными выходами регистра задани  входных векторов, первьй и второй входы генератора тактовых импульсов соединены соответственно с первым и вторым входами синхронизации блока имитации зарезервированных меток, информационные входы которого соединены с соответствующими информационными выходами блока инициации вершин мест, а управл ющие выходы соединены с соответствующими управл ннцими входами регистра задани  текущей разметки, вход записи которого соединен с выходом злемен- та И, первый вход которого соединен с вторым выходом генератора тактовых импульсов, а второй вход соединен с выходом элемента ИЛИ,
    5
    0
    5
    0
    5
    Фи2.2
    Фие.З
    ()
    ; ..;
    7(2j
    imт
    //
    2(2i
    (2) (2)
    (n} : (n)
    (7) (
    (2) (n+4) (дУ (
    (
    ffL H
    27
    (Г)
    (f}
    Ш.
    8
    5
    0-(I/
    (2) (2)
    25.1
    20.1
    5 ..
    0-6
    (1}
    f .
    TfeU
    26.nV (U
    n
    29.П
    n
    -ЧЕ
    (f)
    H
    28
    Фиа.
    Фиг. 5
    Фиг. 6
    Физ.д
SU874219160A 1987-04-03 1987-04-03 Устройство дл моделировани графов Петри SU1432550A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874219160A SU1432550A1 (ru) 1987-04-03 1987-04-03 Устройство дл моделировани графов Петри

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874219160A SU1432550A1 (ru) 1987-04-03 1987-04-03 Устройство дл моделировани графов Петри

Publications (1)

Publication Number Publication Date
SU1432550A1 true SU1432550A1 (ru) 1988-10-23

Family

ID=21294335

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874219160A SU1432550A1 (ru) 1987-04-03 1987-04-03 Устройство дл моделировани графов Петри

Country Status (1)

Country Link
SU (1) SU1432550A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 879594, кл„ G 06 F 15/20, 1980. Авторское свидетельство СССР № 1171803, кло G 06 F 15/20, 1984. *

Similar Documents

Publication Publication Date Title
JP2964644B2 (ja) 高速パターン発生器
JPH02161524A (ja) パイプラインコンピュータに使用する分岐システムとその動作方法
KR890015125A (ko) 정보처리장치의 자기시험회로
SU1432550A1 (ru) Устройство дл моделировани графов Петри
JPH11504736A (ja) 構成可能なi/oシステム
KR0134659B1 (ko) 고속화한 시험패턴 발생기
SU1416984A1 (ru) Устройство дл моделировани графов Петри
SU1714621A1 (ru) Устройство дл моделировани графов Петри
JPH06161518A (ja) プログラムコントローラ
JPS5995606A (ja) 位置決め制御装置
JPH05313946A (ja) マルチプロセッサシステムのデバグ支援装置
SU1483459A1 (ru) Устройство дл моделировани графов Петри
RU2101772C1 (ru) Тренажер мнемосхем
RU1817103C (ru) Устройство дл моделировани графов Петри
SU1721625A1 (ru) Устройство дл формировани координат траекторий движени объектов
SU947871A1 (ru) Устройство дл решени оптимизационных задач стандартизации
SU1275516A1 (ru) Устройство дл тренировки пам ти оператора
SU1357972A1 (ru) Устройство дл моделировани графов Петри
SU807272A1 (ru) Устройство дл вычислени булевыхфуНКций
SU1030833A1 (ru) Устройство дл обучени навыкам выполнени проекционных чертежей
RU1837311C (ru) Устройство дл решени задач на графах
SU1520499A1 (ru) Устройство дл имитации неисправностей
JPS5576439A (en) Display unit
SU1283831A1 (ru) Устройство дл формировани векторов
RU1817105C (ru) Устройство дл решени задач календарного планировани