SU1424130A1

SU1424130A1 - Устройство выделени синхросигнала

Info

Publication number: SU1424130A1
Application number: SU853970552A
Authority: SU
Inventors: Александр Григорьевич Коротич; Валентин Михайлович Ножников
Original assignee: Предприятие П/Я А-3650
Priority date: 1985-10-25
Filing date: 1985-10-25
Publication date: 1988-09-15

Abstract

Изобретение относитс к технике цифровой св зи. Цель изобретени - повышение помехозащищенности при выделении распределенного во времени синхросигнала. Устр-во содержит накопители 1, блоки задержки (БЗ) 2, преобразователи 3 кода, опознаватели А синхрогруппы и решающий узел 5. Ли- нейньй сигнал, содержащий синхроин- формацию, записьшаетс в накопитель 1 первого канала обработки синхрогруппы . Затем осуществл етс запись в накопители 1 последующих каналов и продвижение информации через БЗ 2. Накопители 1 преобразуют записанную в них информацию в параллельную форму и подают ее одновременно на преобразователи 3, которые измен ют ее. вид. Далее эти сигналы анализируютс опознавател ми 4. Приход истинной синхрогруппы, обладающей определенной периодичностью следовани , вызывает одновременное по вление сигналов подтверждени На выходах заданного ко- л}.чества опознавателей 4. Только в этом случае решающий узел 5 формирует на выходе сигнал о наличии синхрогруппы . 4 ил. (Л

Description

4

ю

4

ОО

Изобретение относитс к технике цифровой св зи и может быть использовано дл выделени синхросигнала.

Целью изобретени вл етс говы- шение помехозащищенности при выделении распределенного во времени синхросигнала .

На фиг. 1 представлена структурна электрическа схема устройства выде- лени синхросигнала; на фиг. 2 - вариант реализации накопител ; на фиг. 3 - то же, опознавател синхрогруппы; на фиг. А - то же, решающего узла соответственно.

Устройство выделени синхросигнала содержит п накопителей 1,1к,, (п-1) блоков 2 ,-2 , задержки, п преобразователей 3, - Зп кода , п опознав ател ей 4 h синхрогруппы и ре- шающий узел 5, причем в состав накопител 1 вход т согласующий усилител 6, делитель 7 частоты, формирователи 8 и 9 адресов записи и считьгаани , оперативный запоминающий блок 10,

D-триггер П и выходной усилитель 12 в состав каждого опознавател А вход сумматор 13, пороговый блок 14 и формирователь 15 выходного сигнала, а в состав решающего узла 5 - блок 16 вы борки, дешифратор 17 выборки, коммутатор 18, пороговый блок 14 и формирователь 20 выходного сигнала.

Устройство выделени синхросигнала работает следующим образом.

Линейньй сигнал, содержащий синхро информацию, записьшаетс в накопитель 1у первого канала обработки синхрогруппы по сигналам, поступающим с тактового входа устройства. Емкость накопител 1 должна быть не меньше количества символов в ожидаемой синхрогруппе . Снимаемый с выхода накопител 1 сигнал через блок 2 задержки поступает на накопитель 1 следующего канала обработки синхрогруппы. Запись в накопители 1 последующих каналов .обработки синхрогруппы и продвижение информации через блоки 2 задержки осуществл ют анапопгчно.

Б оки 2 - 2 f,,, задержки обеспечивают необходимые временные интервалы между моментами поступлени информации в накопители 1, - lt, соответст- вуто11Ц1е периодичности повторени ожи- даемых синхрогрупп.

Накопители 1 преобразуют записанную в них ииформацию в параллельную форму и подают ее одновременно на входы соответствующих преобразователей 3 кода, которые измен ют ее вид в зависимости от структуры (чередование импульсов и интервалов) ожидаемого синхросигнала.

Опознаватели 4 синхрогруппы анализируют поступающие с выходов преобразователей 3 сигналы и при наличии (или отсутствии) в них группы импульсов , аналогичных синхрогруппе, выра- батьшают соответствующие сигналы, к6- торые подаютс на соответствующие входы решающего узла 5.

По вление подтверждающего сигнала на выходе одного из опознавателей А еще не свидетельствует о наличии истинной синхрогруппы, поскольку такой сигнал может быть вызван и приходом ложной синхрогруппы. Решающий узел 5 запрещает по вление на выходе сигнала о выделении истинной синхрогруппы, если сигнал подтверждени ие по вл етс на заданном количестве опознавателей 4 синхрогруппы.

Приход истинной синхрогруппы, обладающей определенной периодичностью следовани , вызьшает одновременное по вление сигналов подтверждени на выходах заданного количества опознавателей 4 синхрогруппы. Только в этом случае решающий узел 5 формирует на выходе сигнал о наличии синхрогруппы

Claims

Формула изобретени

Устройство выделени синхросигнала , содержащее опознаватель синхрогруппы -и п каналов обработки синхрогруппы , в состав каждого из которых входит накопитель, причем выходы п каналов обработки синхрогруппы подключены к соответствующим входам решающего узла, отличающеес тем, что, с целью повьщ1ени помехозаииоценности при вьщелении распределенного во времени синхросигнала , введены (п-1) блоков задержки, (п-1) опознавателей синхрогруппы из п преобразователей кода, при этом в каждом из п каналов обработки синхрогруппы выходы накопител через преобразователь кода подключены к соответствующим входам опознавател сиHjcpoгруппы, выход которого вл етс выходом канала обработки синхрогруппы , причем информационный выход накопител i-ro канала обработки синхрогруппы (где i 1,2,...,п-1) подключей к информационному входу накопител (i+O-ro канала обработки синхрогруппы через 1-й блок задержки, информационный вход накопител первого канала обработки синхрогруппы вл етс информационным входом устройства , а тактовые входы накопителей п каналов обработки синхрогруппы объединены и вл ютс такторым входом устройства.

/J

Half

Фаг. 2

74

Г5

/fa 7

,.J

фиг.Э