SU1417197A1 - Адаптивный корректор - Google Patents

Description

(21)4258196/24-09

(22)08.06.87

(46) 15.08.88. Бюл. 30 (72) А.М.Боград, Б.С.Данилов, ;Л.Г.Израильсон и 0.И Сидорова ( 53) 621.395.662 (088.,8)

(56)Ahuja BfK, etal. А Sampled analog MOSLSI agaptive, Filtes IEEE Transactions on communications Vol Com 27 № 2, 1979, p. 406-412, figo3.

(54) АДАПТИВНЫЙ КОРРЕКТОР

(57)Изобретение относитс  к электросв зи . Цель изобретени  - повышение точности коррекции. Корректор содержит АЦП 1 и 6, ключ 3, блок пам ти (БП) 4 выборок, перемножающий ЦАП 5,

сумматор 7, решающий блок 8, БП 10 коэффициентов5 ЦАП 11, формирователь 12 веса коэффициента, коммутатор 13 и блок 14 управлени о Корректор имеет два цикла работы. В первом цикле выполн етс  операци  формировани  откорректированного сигнала, а во втором цикле - операци  измерени  (подстройки) коэффициентов передачи регул торов отводов корректора.В устройстве осзпцествл етс  адаптивна  коррекци  принимаемого сигнала с использованием среднеквадратичного алгоритма настройки. Цель достигаетс  за счет учета величины регулируемого коэффициента передачи. I э.п. ф-лы, 5 ил.

5S

(Л

i Изобретение относитс  к электро св зи и другим област м, св занным с приемом модулированных сигналов данных и предназначено дл  коррекции межсимвольной интерференции (МСЙ), принимаемого сигнала, обусловленной неидеальностью частотных характеристик каналов св зи.

Целью изобретени   вл етс  новы- шение точности коррекции.

На фиго изображена структурна  электрическа  схема адаптивного кор ;ректора| на фиг„2 - структурна  схе- ма сумматора на фиг„3 « структурна  jсхема блока управлени ; на фиг.А - диаграммы по сн ющие работу блока iуправлени ; на фиг,5 - структурна  I схема решак цего блока Адаптивный корректор содержит i последовательно соединенные первый : аналого-цифровой преобразователь (АЦП) 1, вход которого  вл етс  вхо дом 2 устройства, клмч 3, блок 4 па- м ти выборок, перемножающий цифре- аналоговый преобразователь (ДАЛ) 5 второй АЦП 6, сумматор 7, решающий блок 8, первый выход которого  вл етс  выходом 9 устройства, блок 10 пам ти коэффициентов, ДАЛ 11, форми- рователь 12 веса коэффициента, комму татор 13, блок 14 управлени  о

Сумматор 7 (фиг,2) содержит блок 15 сумътровани , первый 16 и второй 17 регистры пам ти коммутатор 18о

Блок 4 управлени  (фиГоЗ) содержит первый 19, второй 20 и третий 21 триггеры, первый 22, второй 23 и третий 24 элементы И, делитель 25, блок 26 элементов И и генератор 27,

Решающий блок 8 (фиг.5) содержит элемент ИЛИ 28 и блок 29 вычитани 

Адаптивньш корректор работает следующим образом,

В течение времени равного перио- ду следовани  сигналов на входе 2, в адаптивном корректоре выполн ютс  две операции: формирование откорректированного сигнала (первый цикл работы ) и изменение (подстройка) коэффициентов передачи регул торов отводов предлагаемого корректора (второй цикл работы).

В первом цикле работы аналоговый сигнал с выхода 2 устройства поступа ет на первый АЦП 1 о Сигнал выборки в виде п-разр дного кодового слова записьшаетс  через открытый ключ 3 в блок 4 пам ти выборок. После запи

Q

5 0 5 0

5

0

5

си выборки в блок 4 пам ти выборок ключ 3 по сигналу, поступающему от блока 14 управлени , отключает выход первого АЦЦ 1 от входа блока 4 пам ти выборок и подключает выход блока 4 пам ти выборок на его вход По сигналам, поступающим от блока 14 управлени  , с выходов блоков 4 и 10 пам ти выборок и ко:; ффициентов выписываютс  выборки и коэффициенты соответствующих отводов предлагаемого корректора дл  их взаимного перемножени , которое осуществл етс  следующим образом.

В блоках 4 и 12 выборки и коэффици енты записаны в виде многоразр дных кодовых чисел в цифровой форме Однако при перемножении таких чисел трудно учесть вес каждого отвода, , его место по отношению к центральному отводу, что уменьшает точность настройкио Кроме того, перемножение выборок и коэффициентов, представленных в цифровой форме, при использовании умножител  существенно увеличива- ет мощность потреблени , особенно в устройствах, осуществл ющих адаптивную коррекцию сигналов при высокоскоростной передаче информации. Поэтому в предлагаемом устройстве осуществл етс  аналоговое перемножение выборок и коэффициентов. Дл  этого сигналы с выхода блока 4 пам ти выборок поступают на первый вход которого поступают сигналы с выхода блока 10 пам ти коэффициентов, преобразованные в аналоговую форму посредством ДАП П„ Таким образом, перемножение соответствующих вы- борок и коэффициентов осуществл етс  в перемножающем ЦАП 5. Изменение веса требуемых коэффициентов осуществл етс  посредством формировател  12 веса коэффициента, представл ющего собой регулируемый усилитель, коэффициент передачи которого измен - . етс  в зависимости от кодовой комбинации , подаваемой на его управл ющий вход. По сигналу управлени , поступающему от блока 14 управлени  в первом цикле работы на выход коммутатора 13 (на вход формировател  12), поступают кодовые сигналы, соответствукхцие выбранным област м номеров коэффициентов передачи регул торов корректора При этом измен етс  вес коэффициента, т обо уменьшаетс  динамический диапазон изменени  (по мере удалени  от

3,4

центрального), что эквивалентно повышению точности регулировки коэффициентов .

Аналоговый сигнал с выхода перемн жакицего ДАЛ 5 преобраэуетс  в цифровую форму во втором АЦП $ и далее поступает на сумматор 7, в котором осуществл етс  суммирование с накопле- /наем произведений выборок на коэффициенты передачи регул торов корректора, т.е, формирование откорректированного сигнала. Откорректированный сигнал с выхода сумматора 7 поступает на решающий блок 8, в котором вырабатываютс  эталонные сигналы, поступающие на выход 9 устройства, а также сигналы ошибки

Предпагаемое устройство осуществл ет адаптивную коррекцию принимаемого сигнала с использованием среднеквадратичного алгоритма настройкио Однако возможно применение и других алгоритмов настройки«

Во втором {досле работы по сигналу формируемому в блоке 14 управлени , коммутатор 13 подключает на вход формировател  12 веса коэффициента сигнал ошибки, формируемый в решающем блоке 8, В соответствии со среднеквадратичным алгоритмом наст ройки изменение коэффициентов пере дачи (с точностью до посто нной) равно произведению соответствунщей выборки на ошибку. Однако при этом не увеличиваетс  величина подстраивав емого коэффициента передачи, что снижает точность настройки. В предлагаемом адаптивном корректоре во втором цикле работы (во врем  настройки коэффициентов ) в формирователе 12 перемножаютс  сигналы, соответствующие - ошибке и подстраиваемому коэффициенту , т.е. при формировании сигналов подстройки коэффи1щентЬв учитгывает- с  величина подстраиваемого коэффициента . Перемножение сигнала выборки и сигнала с выхода формировател  12 веса коэффициента осуществл етс  в перемножанщем ЦАП 5. Изменение величины коэффициента передачи подстраг иваемого отвода осуществл етс  пос- редством сумматора 7, на второй вход которого поступает сигнал с выхода блока 10 пам ти коэффициентов.

Повышение точности коррекции эа счет учета величины регулируемого коэффициента передачи можно подтвердить следующим образом.

7197

Алгоритм подстройки коэффициента передачи С -в ш-й,тактовый момент описываетс  вьфажением

,

Cjm-H)C,(m) l-otC,(m)li.Y;., (О

где 1; - величина ошибки на i-м так-

те; .Q Yf - входной сигнал}

oi «- посто нна  адаптаци . Можно показать, что дисперси  D отклонени  Сц от желаемого значени  при алгоритме (1) определ етс  сле- g дун цим образом

D.. S cJo PoCl-C..),

(2)

где EJJ - мощность полезного сигнала. При этом минимум дисперсии D обеспечиваетс  при условии м

-Гвк Д -oi p zv

.

обГр;(1 -z:c:),

(3)

СсО

где N - число отводов корректора.

Традиционный среднеквадратичный алгоритм настройки описьшаетс  выра- 30 жением

С(т+О C,(m)-oi.li -V .j. . (4)

, Дисперси  -в этом случае может 35 быть определена как

D «ob PoCl - С), (5)

а минимум дисперсии определ етс  из 40 услови 

г

(б)

Сравнива  (3) и (6), видим, Что в первом случае (в предлагаемом устройстве ) точность настройки коэффициентов увеличиваетс  в N раз.

В процессе формировани  откорректированного сигнала (в первом цик- . ле работыр на первый вход блока 16 суммировани  поступает сигнал с выхода второго АЦП 6, а на второй вход блока 15 суммировани  поступает сигнал с выхода первого регистра 16 пам ти через коммутатор 18, Таким образом, реализуетс  суммирова- ние с накоплением. После окончани  последовательного суммировани  произведений соответствующих выборок и

коэффициентов результат переписыва- етс  во второй регистр 17 пам ти, В процессе изменени  коэффициентов передачи отводов корректора (во втором цикле работы) посредством комму- татора 18 по сигналу, поступающему от блока 14 управлени , на второй вход блока 15 суммировани  поступают сигналы, соответствующие регулируемому коэффициенту передачи, а на пер вый вход блока 15 суммировани  - сигналы, соответствуннцие произведению выборки и ошибки (изменение коэффициента ) с учетом величины подстраиваемого коэффициента (см.), При этом на выходе первого регистра 16 пам ти формируетс  сигнал, соответствующий величине изменени  ко- эффиилента передачи подстраиваемого (Отвода без накоплени  результата,

С первого выхода первого АЦП 2 . (фиг,4а) поступает сигнал на входы триггеров 19 - 20 (фиГв4а) и уста навливает их в начальное состо ниее С вьосода триггера 19 сигнал поступает на управл ю1ций вход ключа 3 (фиг,4и)о Посредством триггера 20, элемента И 22 и делител  25 формиру-

показано на фиг,5, где а,а - первый

(старший), второй разр ды сигнала а,

Допустим, что сигнал а; на выходе сумматора 7 имеет вид п-разр д-Н него кодового слова и представлен в пр мом коде. Предположим также, что сигналу с относительным значением 1 соответствует комбинаци  001,

ас отнрсительным значением 3 - комбинаци  011, В решающем блоке 4 необходимо измен ть только значение второго разр да кодового числа , Первый, четвертый, п-й разр ды имеют

вид логического О, а третий разр д, вид лог ической 1, На выходе блока 29 вычитани  формируетс - сигнал ошибки 1-по правилу 1, а - а|,

Форм У па изобретени 

Claims (1)

1. I, Адаптивный корректор, содержа- пвдй первый аналогово-цифровой преобразователь , первый вход которого  в- л етс  входом адаптивного корректора, последовательно соединенные ключ, / блок пам ти выборок и перемножающий цифроаналоговый преобразователь, второй аналого-цифровой преобразова

   етс  тактовый сигнал управлени  рабо- зо тель, последовательно соединенные

   той блоков 4 и 10, а посредством .триггера 20 и элемента И 23 - сигнал управлени  первого регистра пам ти .16 сумматора 7 ().

   Посредством триггера 21, элемента И 24 и. делител  25 формируетс  сигиал управлени  работой второго АЩ 6 (фиг«4х), который включен после перемножак дего ЦАП 5с,

   С одного из выходов делител  25 сигнал поступает на управл ющие входы коммутаторов 13 и 18 (фиг.4в), С делител  25 сигнал поступает на тактовый вход второго регистра 17

   сумматор и решающий блок, первый выход которого  вл етс  выходом адаптивного корректора, блок пам ти коэффициентов и блок управлени , вход

   ос которого соединен с первым выходом первого аналого-цифрового преобразо вател , второй вход которого соединен с первым выходом блока управлени , второй выход которого соединен

   40 управл ющим входом ключа, третий выход блока управлени  соединен с первым входом второго аналого-цифрового преобразовател , четвертый выход блока управлени  соединен с такпам ти сумматора 7 (фиГо4з), Коэффи- 45 товыми входами блока пам ти выборок

   циент делени  делител  25 определ ет- с  количеством отводов корректора. Блок 26 элементов И может быть реализован в виде набора элементов

   и блока пам ти коэффициентов, отличающийс  тем, что, с целью повышени  точности коррекции, в него введены коммутатор, последова

   И, на выходе каждого из которых фор- go но соединенные цифроаналоговый мируетс  сигнал (например, в виде

   п рёобразователь и формирователь веса коэффициента, а также коммутатор, выход которого соединен с вторым входом перемножакщего цифроаналого- вого преобразовател , выход которого соединен с другим входом второго аналого-цифрового преобразовател , выход которого соединен с первым входом сумматора, второй выход котологического О), соответствующий подстройке t требуемой группы отводов .

   В случае, когда корректируютс  ., сигналы, сформированные посредством двухпозиционной амплитудно-фазовой модул ции, решающий блок 8 может быть реализован аналогично тому, как

   сумматор и решающий блок, первый выход которого  вл етс  выходом адаптивного корректора, блок пам ти коэффициентов и блок управлени , вход

   которого соединен с первым выходом первого аналого-цифрового преобразо вател , второй вход которого соединен с первым выходом блока управлени , второй выход которого соединен

   управл ющим входом ключа, третий выход блока управлени  соединен с первым входом второго аналого-цифрового преобразовател , четвертый выход блока управлени  соединен с тактовыми входами блока пам ти выборок

   и блока пам ти коэффициентов, отличающийс  тем, что, с целью повышени  точности коррекции, в него введены коммутатор, последова-

   o но соединенные цифроаналоговый

   п рёобразователь и формирователь веса коэффициента, а также коммутатор, выход которого соединен с вторым входом перемножакщего цифроаналого- вого преобразовател , выход которого соединен с другим входом второго аналого-цифрового преобразовател , выход которого соединен с первым входом сумматора, второй выход кото7 рого соединение входом блока пам ти коэффициентов, выход которого соединен с входом цифроаналогового преобразовател  и вторым входом сумматора , третий вход которого соединен с п тым выходом блока управлени , шестой выход которого соединен с первым входом коммутатора, второй вход которого соединен с вторым выходом решающего блока, второй выход первого аналого-цифрового преобразовател  соединен с первым входом ключа, второй вход которого соединен с выходом блока пам ти выборок.

   2о Корректор по п,1, о т л и - чающийс  тем, что сумматор

   Г .1

   Om5fh6

   15

   0

   5

   97а

   состоит из последователько соединенных блока суммировани , первьй вход которого  вл етс  первым входом cyм laтopa, первого и второго регистров пам ти, выход второго регистра пам ти  вл етс  первым выходом сумматора , а также коммутатора, первый вход которого  вл етс  вторым входом сумматора, а выход соединен с вторым входом блока с т мировани , выход первого регистра пам ти,  вл ющийс  вторым выходом сумматора, соединен с вторым входом коммутатора, третий вход которого, как и вторые входы первого и второго регистров пам ти,  вл етс  третьим входом cyj-i- матора.

   А

   Л.

   1д

   /7

   HbfJ.8

   .W

   W

   .fff

   cfjus.Z

   I

   J

   а -JL-.--

   S М I I I I I I I I II 1

   LLL1 I I I IJ 1 I I I I I I I I I I I I I I I I I I I I

   8 --л

   г -j.

   11111111111111II11i 111111111111111111111111111111 6IIIII

   /vr

   П

   n

   П

   -Л

   JL

   JL

   П