SU1417196A1

SU1417196A1 - Цифровой адаптивный корректор

Info

Publication number: SU1417196A1
Application number: SU864159021A
Authority: SU
Inventors: Анатолий Моисеевич Боград; Леонид Григорьевич Израильсон
Original assignee: Предприятие П/Я Р-6609
Priority date: 1986-12-10
Filing date: 1986-12-10
Publication date: 1988-08-15

Abstract

Изобретение относитс к электро и област м, св занным с приемом ioдyлиpoвaнныx сигналов данных. Цель изобретени - повьпйение точности коррекции при одновременном повьшении быстродействи устр-ва за счет,передачи регул торов отводов. Цель достигаетс введением в устр-во блоков 8, 9 пам ти весовых коэффициентов, умножителей 11, 12 и блока 14 формировани адреса и организацией новых св зей ,. Если качество коррекции неудовлетворительное (режим настройки, смена канала и т.п.), на выходе детектора 10 качества формируетс сигнал W(n) (например W(n) 1), по которому в умножител х П, 12 осуществл етс умножение на посто нную адаптации S При этом .0 3, . Т.обр., осуществл етс ускорение сходимости процесса адаптации. Дл уменьшени времени сходимости процесса коррекции целе сообразно осуществл ть регулировку не всех отводов корректора, а только тех, которые располагаютс вблизи основного отвода, и только по истече НИИ времени осуществл ть .регулировку всех отводов корректора. Изменение числа адаптируемых регул торов обеспечивает ускорение процесса настройки и увеличение допустимой величины исходных искажений частотных х-к канала св зи 2 ил. о С

Description

МиА

4:

О о:

114

Изобретение относитс к электросв зи и област м, св занным с прие мом модулированных сигналов данных, и предназначено дл коррекции межсимвольной интерференции (МСИ) принимаемого сигнала, обусловленной неидеаль ностью частотных характеристик широкополосных каналов св зи

Целью изобретени вл етс повышение точности коррекции при одновременном повышении быстродействи устройства за счет уменьшени числа :арифметических операций при вычислении коэффициентов передачи регул торов отводов о

На фиг,1 изображена структурна схема цифрового адаптивного корректора j на фиг,2 - схема блока формировани адреса,

Цифровой адаптивный корректор содержит аналого-цифровой преобразователь (АЩ1) 1 э вход 2 цифрового адаптивного корректора, корректор 3, реша ющий блок 4, выход 5 цифрового адап- тивного корректора, первый 6, второй 7; третий 8j четвертый 9 блоки пам ти весовых коэффициентов, детектор 10 качестваэ первый 11 и второй 12 умножители .(представл ющие собой формиро- ватель весовой подстройки), блок 13 выбора числа коэффициентов, блок 14 формировани адресаS кото рый содержит реверсивньй двоичный делитель 15, элементы И 1 6 1 9

Цифровой адаптивный корректор работает следующим образом.

Демодулированный сигнал поступает с входа 2 устройства через АЦП 1 на корректор 3, на выходах которого фор мируютс откорректированные сигналы R и Q по синфазному и квадратурному подканалам соответственно. Сигналы R и Q поступают на входы решающего блока 4; в котором вырабатываютс эталонные сигналы R, Q, а также сиг-

1ц и л

Rj

Q.

IQ no формулам

(1)

При этом сигналы и в корректоре 3

ютс .следующим образом:

м

Z

1 -л

r(n-i)a; (п) + 1;(п);

(-АЛ

q(n-i)n

21 q(n-i)d: (n)- (n).

м

(2) rCn-i)

962

где г и q - сигналы (выборки) на

выходах А1Щ 1; a,d - коэффициенты передачи

регул торов отводов синфазных подканалов корректора 3; Ь,с - коэффициенты передачи

регул торов отводов квадратурных подканалов корректора 3; (2М+1) - число отводов корректора

3.

Коэффициенты передачи регул торов отводов вычисл ютс в соответствии с выражени ми (дл блоков 6 - 9):

а(п) a(n-l)+pl(n)r(n-K); Ъ(п) b(n-l)-plQ(n)r(n-K); с(п) c,(n-l)+plR(n)q(n-K); d(n) d(n-l)+plQ(n)q(n-K),

Где |i - посто нна адаптации.

Умножители 11 и 12 осуществл ют умножение 1д и IQ на /3 , В корректоре 3, имеющем перекрестную структуру, осуществл етс реализаци выражени (2).

. Качество коррекции определ етс в детекторе . т сачас ТВ а путем вычислени критери -Е по формуле

Е Ц К (п) + (п) . (4)

у, - кл

Если качество коррекции удовлетворительное , на выходе детектора 10 качества формируетс сигнал W(n) (например W(n) 0), по которому в умножител х 11 и-12 осуществл етс умноже - ние на посто нную адаптации р,.

Если качество коррекции неудовлет™ ворительное (режим настройки, смена канала и т.п.) на выходе детектора 10 качества формируетс сигнал W(n) (например W(n) 1), по которому в уг-1ножител х 11 и 12 осуществл етс умножение на посто нную адаптации ft. При этом /3 I .

Таким образом, осуществл етс ускорение , сходимости процесса адаптации корректора. При этом сомножитель, отображающий посто нную адаптации /3 поступает из посто нного запоминающе го устройства (ПЗУ) детектора качества 10. Если, например, W(n) С, то на выходе ПЗУ формируетс цифровое слово, отображающее , , а если W(n) 1, то .

3

В предлагаемом адаптивном корректоре в течение одного принимаемого элемента сигнала ос тцествл етс реа лизаци выражени (3) не дл всех регул торов корректора, а только одного или нескольких комплексных отводов, т.е. совокупности коэффициентов a,b,,c,d с одним значением индекса К. В течение следующего при- нимаемого элемента сигнала осуществл етс реализаци выражени (3) дл следующего значени индекса К и т.д.

Таким образом, выражение (3) реализуетс дл всех значений индекса К в течение 2М+1 элементов принимаемого сигнала. Така организаци процесса коррекции обеспечивает существенное уменьшение числа арифметических операций , реализуемых в предлагаемом устройстве в течение одного принимае мого элемента сигнала, а это позвол ет использовать цифровые элементы меньшего быстродействи дл вычислени коэффициентов передачи в соот- ветствии с выражением (3). Поочередную настройку коэффициентов целесообразно использовать при работе по широкополосным каналам, когда рость; передачи данных велика.

Блок 14 обеспечивает формирование сигналов, по которым в блоках 6-9 осуществл етс поочередна настройка

Дл уменьшени времени сходимости процесса коррекции целесообразно осу ществл ть регулировку не всех отводов корректора,.а только тех, которые располагаютс вблизи основного (центрального ) отвода, и только по истечении некоторого времени осуществл ть регулировку всех отводов корректора. Такой режим настройки позвол ет сократить врем сходимости процесса корректора. Поэтому в данном цифровом адаптивном корректоре в начале периода настройки (пока качество настройки неудовлетворительно) настраиваютс (измен ютс ) коэффициенты передачи только 2М,+1 регул торов, причем .

Дл формировани сигналов управле- ни , по которым осуществл етс изменение числа регул торов, используетс блок 13 выбора числа коэффициентов. Изменение числа адаптируемых регул торов обеспечивает ускорение цроцес- са настройки и увеличение допустимой величины исходных искажений частотных характеристик канала св зи.

Q

Q 5 «

5

0

5

96

Цифровые слова, отображающие адреса коэффициентов в ОЗУ, блоков 6-9 пам ти коэффициентов, формируютс в блоке 14 формировани адреса (см. фиг.2), (кружками показаны инверсии сигналов).

Импульсна последовательность поступает на реверсивный двоичный делитель 15. Элементы И 18 и 19 позвол ют зафиксировать , когда на вход делител 15 поступ т 2М+1 или импульсов частоты f соответственно .

Посредством элементов И 16 и 17 осуществл етс установка делител в .состо ние, когда кодовое слово на его выходах соответствует числу -М или . Таким образом, в блоке 14 формирук тс кодовые слова, соответствующие адресам требуемых коэффициентов передачи регул торов.

Блок 13 выбора числа коэффициентов обеспечивает формирование сигналов, по которым осзпдествл етс переключение числа отводов корректора.

А1Щ 1 состоит из двух одинаковых АЦП (раздельно дл синфазного и квадратурного подканалов),

Claims

Формула изобретени

Цифровой адаптивный корректор, содержащий последовательно соединенные аналого-цифровой преобразователь, вход которого вл етс входом цифро вого адаптивного корректора, корректор , решающий блок, первый выход которого вл етс выходом цифрового адаптивного корректора, детектор качества и блок выбора числа коэффициентов , выход которого подключен к первым входам первого и второго блоков пам ти весовых коэффициентов, выходы которых подключены к третьему и четвертому входам корректора, третий выход которого подключен к второму входу первого блока пам ти весовых коэффициентов, к третьему входу которого подключен второй вход второго блока пам ти весовых коэффициентов, отличающийс тем, что, с целью повышени точности коррекции при одновременном повышении быстродей - стви за счет уменьшени числа арифметических операций при вычислении коэффициентов передачи регул торов отводов , введены третий и четвертый

51А171

блоки пам ти весовых коэффициентов, к первым входам которых подключен вы- в ход блока выбора числа коэффициентов, , первый и второй умножители, выходы которых подключены соответственно к третьему и второму входам первого и второго блоков пам ти весовых коэффициентов к к второму и третьему входам третьего и четвертого блоков па- д м ти весовых коэффициентов, блок формировани адреса, к входу которого и к управл ющим входам умножителей подключен выход детектора качества.

Г

966

адресный выход блока формировани адреса подключен к четвертым входам первого и четвертого блоков пам ти весовых коэффициентов и к третьим входам второго и третьего блоков пам ти весовых коэффициентов, при этом к четвертым входам второго и третьего блоков пам ти весовых коэффициентов подключен четвертый выход корректора, к п тому и шестому входам которого подключены соответственно вькоды третьего и четвертого ков пам ти весовых коэффициентов.