SU1408528A1 - Wire-type and gate - Google Patents

Wire-type and gate Download PDF

Info

Publication number
SU1408528A1
SU1408528A1 SU864117599A SU4117599A SU1408528A1 SU 1408528 A1 SU1408528 A1 SU 1408528A1 SU 864117599 A SU864117599 A SU 864117599A SU 4117599 A SU4117599 A SU 4117599A SU 1408528 A1 SU1408528 A1 SU 1408528A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
key
resistor
inverter
Prior art date
Application number
SU864117599A
Other languages
Russian (ru)
Inventor
Алексей Ефимович Заболотный
Владимир Алексеевич Максимов
Ярослав Ярославович Петричкович
Original Assignee
Организация П/Я В-8466
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Организация П/Я В-8466 filed Critical Организация П/Я В-8466
Priority to SU864117599A priority Critical patent/SU1408528A1/en
Application granted granted Critical
Publication of SU1408528A1 publication Critical patent/SU1408528A1/en

Links

Landscapes

  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

Изобретение может быть использовано нри построении логических схем. Цель изобретени  - снижение потребл емой мощности . Элемент ПРОВОДНОЕ ИЛИ содержит выходной каскад I, резистор 2 и шину 3 питан 1 . Введение выделител  4 заднего фронта, ключей 5 и 6, инвертора 7 и образование новых функциональных св зей обеспечивают автоматическое отключение нагрузки от шины 3 питани . 1 ил.The invention can be used in the construction of logic circuits. The purpose of the invention is to reduce power consumption. Element WIRE OR contains an output stage I, a resistor 2 and a bus 3 supply 1. The introduction of a trailing edge selector 4, keys 5 and 6, inverter 7, and the formation of new functional connections provide automatic disconnection of the load from the power supply bus 3. 1 il.

Description

JJ

(Л(L

iHniHn

ss

22

0000

елate

Is3Is3

0000

I Изобретение относитс  к импульсной Технике и может быть использовано при построении логических схем.I The invention relates to a pulsed technique and can be used in the construction of logic circuits.

Цель изобретени  - снижение потребл емой мощности путем автоматического от ключени  нагрузки от шины питани .The purpose of the invention is to reduce power consumption by automatically disconnecting the load from the power bus.

На чертеже представлена электрическа  йриьципиальна  схема элемента ПРОВОДНОЕ ИЛИ.The drawing shows an electrical wiring diagram of the element WIRE OR.

; Элемент ПРОВОДНОЕ ИЛИ содержит выходной каскад 1, выход которого соеди- IjieH с первым выводом резистора 2, шину 3 (|итани , выделитель 4 заднего фронта, пер- бый 5 и второй 6 ключи, инвертор 7, вход выделител  4 заднего фронта соединен с входом выходного каскада 1, а выход - с зходом управлени  первого ключа 5, первый ыход которого соединен с шиной 3 питани  первым выходом второго ключа, а второй ыход - с выходом выходного каскада 1 и ходом инвертора 7, выход которого соеди10; The WIRE OR element contains an output stage 1, the output of which connects IjieH to the first output of resistor 2, bus 3 (| itanie, back edge selector 4, first 5 and second 6 keys, inverter 7, rear edge selector 4 is connected to the input output stage 1, and the output with control of the first key 5, the first output of which is connected to the power supply bus 3 by the first output of the second key, and the second output - with the output of the output stage 1 and the inverter 7, the output of which is 10

1515

на входе инвертора 7 падает до нул , второй ключ 6 отключает резистор 2 от шины 3 питани . При смене на входе «Лог. 1 на «Лог. О на короткое врем  включаетс  первый ключ 5, зар жа  интенсивно выход каскада 1 до напр жени  питани , затем ключ 6 подключает резистор 2 к шине 3 питани .at the input of the inverter 7 drops to zero, the second key 6 disconnects the resistor 2 from the power supply bus 3. When changing at the entrance "Log. 1 to "Log. O for a short time the first key 5 is turned on, charging intensively the output of the stage 1 to the supply voltage, then the key 6 connects the resistor 2 to the power supply bus 3.

Claims (1)

Формула изобретени Invention Formula Элемент проводное ИЛИ, содержаш,ий выходной каскад, выход которого соединен с первым выводом резистора, шину питани , отличающийс  тем, что, с целью снижени  потребл емой мощности, в него введен выделитель заднего фронта, первый ключ, второй ключ и инвертор, вход выделител  заднего фронта соединен с входом выходного каскада, а выход - с входом управлени  первого ключа, первый выход которого соерен с входом управлени  второго ключа 6,20 динен с шиной питани  и первым выходомA wired OR element, containing an output stage, the output of which is connected to the first output of a resistor, a power bus, characterized in that, in order to reduce power consumption, a trailing edge selector, a first switch, a second switch and an inverter, a selector input are introduced into it the trailing edge is connected to the input of the output stage, and the output is connected to the control input of the first key, the first output of which is equal to the control input of the second key 6.20 and is connected to the power bus and the first output рторой выход которого соединен с вторымвторого ключа, а второй выход - с выходомThe second output of which is connected to the second of the second key, and the second output - with the output рыводом резистора 2.выходного каскада и входом инвертора, выЭлемент работает следующим образом.ход которого соединен с входом управлени 2. The output of the cascade and the input of the inverter, you Element works as follows. Its input is connected to the control input. ; При поступлении на вход схе.мы «Лог. 1второго ключа, второй выход которого сое ключаетс  выходной каскад 1, напр жениединен с вторым выводом резистора.; Upon admission to the input scheme. We "Log. 1 of the second switch, the second output of which is connected to the output stage 1, for example, is connected to the second output of the resistor. на входе инвертора 7 падает до нул , второй ключ 6 отключает резистор 2 от шины 3 питани . При смене на входе «Лог. 1 на «Лог. О на короткое врем  включаетс  первый ключ 5, зар жа  интенсивно выход каскада 1 до напр жени  питани , затем ключ 6 подключает резистор 2 к шине 3 питани .at the input of the inverter 7 drops to zero, the second key 6 disconnects the resistor 2 from the power supply bus 3. When changing at the entrance "Log. 1 to "Log. O for a short time the first key 5 is turned on, charging intensively the output of the stage 1 to the supply voltage, then the key 6 connects the resistor 2 to the power supply bus 3. Формула изобретени Invention Formula Элемент проводное ИЛИ, содержаш,ий выходной каскад, выход которого соединен с первым выводом резистора, шину питани , отличающийс  тем, что, с целью снижени  потребл емой мощности, в него введен выделитель заднего фронта, первый ключ, второй ключ и инвертор, вход выделител  заднего фронта соединен с входом выходного каскада, а выход - с входом управлени  первого ключа, первый выход которого соеA wired OR element, containing an output stage, the output of which is connected to the first output of a resistor, a power bus, characterized in that, in order to reduce power consumption, a trailing edge selector, a first switch, a second switch and an inverter, a selector input are introduced into it the trailing edge is connected to the input of the output stage, and the output is connected to the control input of the first key, the first output of which is
SU864117599A 1986-09-16 1986-09-16 Wire-type and gate SU1408528A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864117599A SU1408528A1 (en) 1986-09-16 1986-09-16 Wire-type and gate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864117599A SU1408528A1 (en) 1986-09-16 1986-09-16 Wire-type and gate

Publications (1)

Publication Number Publication Date
SU1408528A1 true SU1408528A1 (en) 1988-07-07

Family

ID=21256598

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864117599A SU1408528A1 (en) 1986-09-16 1986-09-16 Wire-type and gate

Country Status (1)

Country Link
SU (1) SU1408528A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Кармазинский А. Н. Синтез принципиальных схе.м цифровых элементов на МДП- транзисторах. - М., 1983. Данилов Р. В., Ельцева С. А., Иванов Ю. П. и др. Применение интегральных микросхем в электронно-вычислительной технике. Справочник под ред. Б. Н. Файзу- лаева, Б. В. Тарабрина. - М.: Радио и св зь, 1986, с. 71, рис. 4.3. *

Similar Documents

Publication Publication Date Title
KR890005754A (en) Sampled Analog Current Storage Circuitry
KR850006089A (en) By logical full addition opportunity
SU1408528A1 (en) Wire-type and gate
US4061930A (en) Base drive inhibit circuit
JPS5561144A (en) Logic circuit
EP0207429A3 (en) Input circuit for fet logic
JPS6460015A (en) Flip flop circuit
JPS56100514A (en) Delay circuit
JPS5534577A (en) Clock driver circuit
SU919089A1 (en) Device for matching ttl-elements with insulated-gate field-effect elements
SU647792A1 (en) Arrangement for complex protection of ac distributing network section
SU1032576A1 (en) D.c.drive
SU1083195A1 (en) Device for control of electric power supply connection
SU849467A1 (en) Device for matching high-voltage switching circuit with integrated circuit
JPS5578507A (en) Magnetic drive system
SU632099A1 (en) Relay switching device
SU1026145A1 (en) Power supply system
SU788380A1 (en) Current reversing device
SU1385277A1 (en) Trunk line pulse driver
SU921052A1 (en) Mos-transistor flip-flop
SU1095405A1 (en) Switching device for inductive loads
SU1324103A1 (en) Ttl-gate
SU1270873A1 (en) Output stage of amplifier with inductive load
SU1081790A1 (en) Decoder
SU574842A1 (en) Device for multimode control of three-phase stepping motor