SU1401502A1 - Устройство дл передачи информации - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в устройствах передачи информации. Цель изобретени  - повьппение информационной гибкости устройства путем обеспечени  приоритетной обработки информации. Устройство содержит передатчик, приемник , блок анализа зан тости канала, блок задержки, триггер, первый и второй блоки запрета, первый, второй, третий, четвертый и п тый элементы ИЛИ, первый, второй и третий регист- , первый, второй и третий дешифраторы , первый, второй, третий,четвертый , п тый, шестой, седьмой,восьмой , дев тый, дес тый и одиннадцатый элемен-ты И, первый, второй, третий, четвертый, п тый, шестой, седьмой и восьмой элементы НЕ и коммутатор. Устройство обеспечивает приоритетную обработку одновременно до трех пакетов информации, поступающих в устройство от оконечного оборудовани  данных. 1 ил. (Л

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в устройствах передачи информации.

Цель изобретени  - повыгаение информационной гибкости устройства путем обеспечени  приоритетной обработки информации.

На чертеже представлена функциональна  схема устройства.

Устройство содержит передатчик 1, приемник 2, блок 3 анализа зан тости канала

10

При поступлении в пе11В1.1й рет ис 13 информации второй категории ср ности аналогично блокируютс  все рые входы элементов И 25-29, т.е. предотвращаетс  обработка пакетов второй и третьей категорий с ности второго 14 и третьего регистров хранени  информации. От инвертированного сигнала признака третьей категории срочности блокируютс  только третьи входы элементов И 26 и 29 или соответствующие пакеты третьей категории срочност

блок 4 задержки, триггер 5, первый 6 и второй 7 блоки запрета, 15 хран щиес  во втором 14 и третьем первый 8, второй 9, третий 10, чет-15 регистрах.

30

вертый 11 и п тьш 12 элементы ИЛИ, первый 13, второй 14 и трети 15 регистры, первый 16, второй 17 и третий 18 дешифраторы, первый 19, вто- 20 рой 20, третий 21, четвертый 22, п тый 23, шестой 24, седьмой 25, восьмой 26, дев тый 27, дес тый 28 и одиннадцатью 29 элементы И, первый 30, второй 31, третий 32, четвертьй 33, п тый 34, шестой 35, седьмой 36 и восьмой 37 элементы НЕ и коммутатор 38.

Устройство работает следук цим

образом.

I

Стандартный пакет информации от

оконечного оборудовани  данных направл етс  коммутатором 38 в один из трех свободных регистров 13, 14 или 15 хранени  информации. В определенных двух разр дах пакетов хран тс  сведени  об одной из трех возможных категорий срочности передаваемой информации. Устройство, показанное на чертеже, содержит три оди- 40 наковых регистра хранени  информации. Управление приоритетной обработкой пакета информации, поступившего, например , в первьш регистр 13, осущестС выхода второго элемента ИЛИ сигнал признака одного из трех кат горий срочности поступает на вход первого элемента И 19. При зан то ти общего канала св зи или при по влении внесистемных помех на вход приемника 2 блок 3 анализа зан тос ти канала переводит триггер 5 в ед 25  ичное положение и этим закрывает первый элемент И 19. Сброс триггер 5 осуществл етс  после освобождени канала св зи или после окончани  в системных помех через врем  задерж задаваемое блоком 4 задержки. При этом первый элемент И 19 открьшает с  и импульс с выхода элемента пос пает на первый вход п того элемент ИЛИ 12 и на третий вход первого тр гера 13, разреша  передачу пакета формации с регистра 13 хранени  ин рмации через передатчик 1. Инфор ци , поступивша  в канал св зи о передатчика 1, воспринимаетс  и п емником устройства, ведущего передачу .

С выхода приемника 2 информаци поразр дно поступает на третьи вх ды блоков 6 и 7 запрета, которые

35

0

При поступлении в пе11В1.1й рет истр 13 информации второй категории срочности аналогично блокируютс  все вторые входы элементов И 25-29, т.е. предотвращаетс  обработка пакетов второй и третьей категорий срочности второго 14 и третьего 15 регистров хранени  информации. От инвертированного сигнала признака третьей категории срочности блокируютс  только третьи входы элементов И 26 и 29 или соответствующие пакеты третьей категории срочности,

5 хран щиес  во втором 14 и третьем 15 регистрах.

0

0

0

С выхода второго элемента ИЛИ 9 сигнал признака одного из трех категорий срочности поступает на вход первого элемента И 19. При зан тости общего канала св зи или при по влении внесистемных помех на входе приемника 2 блок 3 анализа зан тости канала переводит триггер 5 в еди- 5  ичное положение и этим закрывает первый элемент И 19. Сброс триггера 5 осуществл етс  после освобождени  канала св зи или после окончани  внесистемных помех через врем  задержки. задаваемое блоком 4 задержки. При этом первый элемент И 19 открьшает- с  и импульс с выхода элемента поступает на первый вход п того элемента ИЛИ 12 и на третий вход первого триггера 13, разреша  передачу пакета информации с регистра 13 хранени  ин- рмации через передатчик 1. Информаци , поступивша  в канал св зи от передатчика 1, воспринимаетс  и приемником устройства, ведущего передачу .

С выхода приемника 2 информаци  поразр дно поступает на третьи входы блоков 6 и 7 запрета, которые

5

вл етс  следующим образом. Закодиро- 45 открыты по вторым входам сигналом с

ванное значение категории срочности пакета считываетс  с группы выходов регистра 13 на входы первого дешифратора 16. Признак первой категории срочности в виде логической единицы поступает на входы первого элемента НЕ 30 и второго элемента ИЛИ 9. Инвертированный элементом НЕ 30 сигнал первой категории срочности поступает на первые входы элементов И 24-29, блокиру  тем самым выдачу команды на обработку пакетов любой категории срочности, хран щихс  во втором 14 и третьем 15 регистрах.

0

5

выхода п того элемента ИЛИ 12, на первые входы которых поступает поразр дно информаци  с выхода первого регистра 13 хранени  информации. Если после начала передачи в канале св зи возникают внесистемные помехи, искажак)щие передаваемую информацию, то на выходе одного из блоков 6 или 7 запрета по вл ютс  импульсы,которые через первый элемент ИЛИ 8 поступают в первый регистр 13 хранени  информации и после окончани  передачи информации не допускают сброса информации и осуществл ют повторный запуск

устройства на передачу. Если помехи вызывают пропадение шш разрыв импульса , то срабатывает первьй блок 6 запрета, если вместо паузы по вл етс  импульс, то срабатывает второй блок 7 запрета. Обработка пакета информации , поступившего во второй 14 или третий 15 регистры, не отличаетс  от разобранного примера поступлени  информации в первый регистр 13.

Пакеты информации равных категорий срочности, за.писанных в первом регистре 13, обрабатываютс  в первую очередь, во втором регистре 14 - во вторую очередь, в третьем регистре 15 - в третью очередь.

В случае возрастани  потока информации , поступающего на устройство от оконечного оборудовани  данных, удовлетворение потребностей в своевр емен- ной обработке пакетов информации может быть осуществлено введением дополнительных регистров хранени  информации с соответствующими дешифраторами элементами НЕ и И.

Таким образом, предлагаемое устройство за счет введени  наборов блоков и элементов, состо щих из регистров хранени  информации, дешифраторов признака категории срочности, элементов НЕ, И, ИЛИ, соединенных между собой и с другими блоками предлагаемым образом, обеспечивает приоритетную обработку одновременно до трех пакетов информации, поступающих в устройство от оконечного оборудовани  данных.I

Claims (1)

1. Формула изобретени 

   Устройство дл  передачи информации , содержащее передатчик, вход которого и первые входы первого и второго блоков запрета объединены, выходы последних подключены к первому и второму входам первого элемента ИЛИ соответственно, приемник, выход которого подключен к входу блока анализа зан тости канала, к входу блока задержки и к вторым входам первого и второго блоков запрета, выходы блока анализа зан тости канала и блока задержки подключены к первому и второму входам триггера соответственно , выход которого подключен к первому входу первого элемента И, о тличающее с  тем, что, с целью повышени  информационной гиб0

   5

   0

   5

   0

   5

   0

   5

   0

   5

   кости устройства путем обеспечени  приоритетной обработки информации, в него введены второй, третий, четвертый , п тый элементы ИЛИ, первьш, второй, третий регистры, первый, второй , третий дешифраторы, второй, третий , четвертый, п тьй, шестой, седьмой , восьмой, дев тый, дес тый, одиннадцатый элементы И, первьй, второй, третий, четвертьй, п тый, шестой, седьмой, восьмой элементы НЕ и коммутатор , выходы которого  вл ютс  входами устройства, выходы коммутатора подключены к первым входам первого , второго и третьего регистров, выходы которых объединены и подключены к входу передатчика, группы выходов первого, второго и третьего регистров подключены к входам первого, второго и третьего дешифраторов соответственно , выход первого элемента ШШ подключен к вторым входам первого , второго и третьего регистров, первые входы второго и третьего элементов И объединены с первым входом первого элемента И, первьй выход первого дешифратора подключен к первому входу второго элемента ИЛИ и к входу первого элемента НЕ, второй выход первого дешифратора подключен к первому входу четвертого элемента Ник входу второго элемента НЕ, третий выход первого дешифратора подключен к первому входу п того элемента И и к входу третьего элемента НЕ, выход первого элемента НЕ подключен к первым входам шестого, седьмого, восьмого , дев того, дес того и одиннадцатого элементов И, выход второго элемента НЕ подключен к вторым входам седьмого , восьмого, дес того и одиннадцатого элементов И, выход третьего элемента НЕ подключен к третьим входам восьмого и одиннадцатого элементов И, первьй выход второго дешифратора подключен к второму входу шестого элементов И и к входу четвертого элемента НЕ, второй выход второго дешифратора подключен к третьему входу седьмого элемента И и к входу п того элемента НЕ, третий выход второго дешифратора подключен к четвертому входу восьмого элемента И и к входу шестого элемента НЕ, выход четвертого

   элемента НЕ подключен к вторым входам ,.... I

   четвертого, п того и дев того элементов И, к третьему входу дес того элемента И и к четвертому входу один51

    адцатого элемента И, выход п того

   элемента НЕ подключен к третьему входу п того элемента И, к четвертому входу дес того элемента И и к п тому входу одиннадцатого элемента И, .выход шестого элемента НЕ подключен к шестому входу одиннадцатого элемента И, первый выход третьего дешифратора подключен к третьему входу дев того элемента И и к входу седьмого элемента НЕ, второй выход третьего дешифратора подключен к п тому входу дес того элемента И и к входу восьмого элемента НЕ, третий выход третьего дешифратора подключен к седьмому входу одиннадцатого элемента И, выход седьмого элемента НЕ подключен к третьему входу четвертого элемента И, к четвертым входам п того и седьмого элементов И и к п тому входу восьмого элемента И, выход восьмого элемента НЕ подключен к п тому входу п того элемента И и к шестому входу восьмого элемента И, выходы четвертого и п того элементов И подключены

   к второму и третьему входам второго элемента Ш1И соответственно, выход которого подключен к второму входу

   первого элемента И, выходы шестого, седьмого и восьмого элементов И подключены к входам третьего элемента ИЛИ, выход которого подключен к второму входу второго элемента И, выходы дев того, дес того и одиннадцатого элементов И подключены к входам четвертого элемента ИЛИ, выход которого подключен к второму входу третьего элемента И, выход первого элемента И подключен к третьему входу первого регистра и к первому входу п того элемента ИЛИ, выход второго элемента И подключен к третьему входу второго регистра и к второму вхоДУ п того элемента ИЛИ, выход третьего элемента И подключен к третьему входу третьего регистра и к третьему входу, п того элемента ИЛИ, выход которого подключен к третьим входам первого и второго блоков запрета .