SU1381723A1 - Устройство дл измерени частотных характеристик канала св зи - Google Patents

Abstract

Изобретение может быть использовано в технике дальней св зи дл  оперативного контрол  х-ки группового времени замедлени  и АЧХ свободных и зан тых линейньк, групповых трактов и свободных каналов тональной частоты. Цель изобретени  - сок

Description

Цзкона

(Л

ВШ.

Фиг i

ращение времени измерени  и обеспечение оперативного контрол  частотных х-к канала св зи. Устройство содержит на передаче задающий i-р, формирователь (ф) частот, блок управлени , фазовые манипул торы, усилители и блок согласовани , на приеме - блок 7 согласовани , усилители 8, полосовые фильтры 9, амплитудные детекторы 10, интеграторы 11, фазовые

детекторы 12, Ф 13 частот, задающий г-р 14, счетчики ISM 16 импульсов, элементы ИЛИ 17-19, коммутаторы 20 и 21, ПАП 22 и 23, Ф 24 и 25 импульсов , компараторы 26-30 напр жений, элементы 31-33 задержки, триггер 34, источник 35 опорного напр жени , Ф 36-39 эталонного напр жени , счетчик 40, блок 41 посто нной пам ти, НАЛ 42, и канал 43 св зи. 2 ил.

1

Изобретение относитс  к электросв зи и может быть использовано в технике дальней св зи дл  оператив ного контрол  характеристики группового времени замедлени  (ГВЗ) и ам- плитудно-частотной характеристики (АЧХ) свободных и зан тых линейных, групповых трактов и свободных каналов тональной частоты.

Цель изобретени  - сокращение времени измерени  и обеспечение оперативного контрол  4ai тотных характеристик канала св зи.

На фиг.1 и 2 представлена структурна  электрическа  схема предлагаемого устройства.

Устройство дл  измерени  частотных характеристик канала св зи содержит на передаче (фиг.1) первый задающий генератор 1, первый формирователь 2 частот, блок 3 управлени , фазовые манипул торы 4.1-4.П, усилители 5.1-5.П передачи и первый блок 6 согласовани , на приеме (фиг.2) - второй блок 7 согласовани , усилители 8.1-8.П приема, полосовые фильтры 9.1-9.П, амплитудные детекторы 10.1-10.п,интеграторы 11.1-11.П, фазовые детекторы 12.1- 12.П, второй формирователь 13 частот , второй задающий генератор 14, первый и второй счетчики 15 и 16 импульсов , первый, второй и третий элементы ИЛИ 17 - 19, первый и второй коммутаторы 20 и 21, первый и . второй цифро-аналоговые преобразователи (НАЛ) 22 и 23, первый и второй формирователи 24 и 25 импульсов, первый , второй, третий, четвертой и п тый компараторы 26 - 30 напр жений

5

05

0

5

0

первый, второй и третий элементы задержки 31 - 33, триггер 34, источник 35 опорного напр жени  и первый, второй, третий и четвертый формирова- тели 36 - 39 эталонного напр жени , каждый из которых включает счетчик 40, блок 41 посто нной пам ти и ЦАП 42, а также канал 43 св зи.

Устройство работает следующим образом .

На передаче формируетс  измерительный сигнал, содержащий п синусоидальных сигналов фиксированных кратных моночастот, охватьшающих полосу частот провер емого канала 43 св зи. Дп  этого колебани  первого задающего генератора I дел тс  в первом формирователе 2 частот до получени  частот f,,...,f, необходимых дл  работы фазовых манипул торов 4.1,...,4.п. В момент совпадени  нулевых фаз п кратных частот сигнал с выхода f блока 3 управлени  переворачивает на 1 фазы всех моночастот измерительного сигнала, затем синусоидальные сигналы моночастот усиливаютс  в усилител х 5.1,..,5.п и подаютс  через первый блок 6 согласовани  в какал 43 св зи.

На приеме измерительный сигнал, пройд  второй блок / согласовани , усилители 8.1,..8,п приема, полосовые фильтры 9.1,..,9.п, подаетс  на фазовые детекторы 12.1,...,,12.п, где сравниваетс  по фазе с выработанными вторым форми15ователем 13 частот сигналами, полученными делением частоты второго задающего генератора 14.

Выделенные с выходов фазовых детекторов I2.1,..,12.(к-1; импульсы

моментов манипул ции частот ниже среней частоты f через первый элемент Ш1И 17 поочередно подаютс  на счетный вход первого формировател  J6 эталонного напр жени .

Состо ни  разр дов последовательно заполн ющегос  счетчика 40 соответствуют кодированным значени м амплитуды эталонного напр жени , за- шитых в блок А1 посто нной пам ти. Сформированное таким образом эталонное напр жение, соответствующее нор- ми15ованным значени м ГВЗ на данной частоте, подаетс  на вход двухпоро- гового компаратора 26, тем самым формируетс  поле допуска напр жени , которому соответствует поле допуска ГВЗ нормированной характеристики. На второй вход компаратора 2Ь подает с  напр жение, сформированное ЦАП 22 по мере опроса счетчика 15, заполн емого высокочастотными импульсами FO формировател  13. Импульсы с выхода элемента ИЛИ 17 формируютс  в формирователе 24 импульсов и поступают на вход стробировани  компаратора 26. Если измеренна  величина ГВЗ соответствует его норме, сигнал на выходе компаратора 26 не измен етс , если не соответствует - на выходе компаратора 26 формируетс  импульс несоответстви , который через элемент ИЛИ 19 поступает на вход установки триггера 34, с выхода которого снимаетс  сигнал о несоответствии нормам характеристик канала 43 св зи

Аналогичным образом формируетс  сигнал несоответстви  и дл  частот измерительного сигнала выше средней частоты с помощью фазовых детекторов 12.(К-И),. . . ,12.п элемента ИЛИ 1в, формировател  38, счетчика 16, ЦАП 23, компаратора 28 и формировател  25 импульсов.

Первична  установка счетчиков 15, 16, 40 и триггера 34 в исходное состо ние производитс  импульсом с выхода фазового детектора 12.к средней частоты провер емого канала 43 св зи.

Так обеспечиваетс  контроль характеристики ГВЗ по точкам частотной характеристики в соответствии с нормированной характеристикой ГВЗ.

Амплитудно-частотна  характеристика провер етс  следующим образом Сигналы моночастот ниже средней частоты , продетектированные в амплитуд

,

JQ 2о 5 -JQ

.Q с

35

0

5

ных детекторах 1U.I,...,10(К-1) и проинтегрированные в интеграторах 1 1 1 ,...,1 I.(К-1).подаютс  через коммутатор 2и на вход двухпорогоно- го компаратора 27 напр жени  (тока), где сравниваетс  с эталонным напр жением , сформированным по заранее зашитым данным в блоке 41 формировател  37 по известной методике. Сигнал опроса компаратора 27 по входу стробиронани  от элемента ИЛИ 17 формируетс  элементом задержки 31 (дл .учета времени завершени  переходного процесса манипул ции, чем повышаетс  точность фиксации уровн  моночастот). Этот же сигнал опроса подаетс  на счетный вход счетчика 40 формировател  37, тем самым устанавлива  код уровн  частоты, подключаемой коммутатором 20 ко входу компаратора 27. Попадание измер емых уровней моночастот в поле допуска нормированных значений не измен ет состо ни  на выходе компаратора 27, несоответствие уровней - измен ет состо ние его, на выходе компаратора 27 по вл етс  импульс, устанавливающий через элемент ИЛИ 1У триггер 34 в положение несоответстви  АЧХ норме.

Аналогичным образом формируютс  сигналы контрол  и дл  частот выше средней с помощью коммутатора 21, формировател  39, компаратора 29, элемента задержки 32.

Уровень средней частоты сравниваетс  на компараторе 30 с заранее известным уровнем опорного напр жени  источника 35. Сигнал опроса компаратора 30 по входу стробировани  через элемент задержки 32 формируетс  из импульса с выхода фазового детектора 10.к средней частоты.

Так обеспечиваетс  контроль амплитудно-частотной характеристики на соответствие ее нормированным параметрам .

Claims (1)

1. Формула изобретени. 

   Устройство дл  измерени  частотных характеристик канала св зи, содержащее на передаче последовательно соединенные первый задающий генератор , первый формирователь частот и блок управлени , п фазовых манипул торов и п усилителей передачи , где п - число частот передачи, и первый блок согласовани , иртен

   каждый выход частоты первого формировател  частот через последовательно соединенные соответствующие фазовый манипул тор и усилитель пере- дачи подключен к соответствующему входу первого блока согласовани , выход которого подключен к входу канала св зи, а выход блока управлени  подключен к управл ющим входам фазовых манипул торов,а на приеме - второй блок согласовани , вход которого соединен с выходом канала св зи, триггер, первый.коммутатор, первый и второй счетчики импульсов, последовательно соединенные амплитудный детектор и интегратор, последовательно соединенные амплитудный детектор и интегратор, последовательно соединенные второй задающий гене- ратор и второй формирователь частот, п усилителей приема, п полосовых фильтров и п фазовых детекторов, причем выход второго блока согласовани  подключен к входам усилителей приема, выход каждого из которых через соответствующий полосовой фильтр подключен к первому входу соответствующего фазового детектора, второй вход которого соединен с соответствующим выходом частоты второго формировател  частот, выход счетных импульсов которого подключен к счетным входам первого и второго счетчиков импульсов, отличающеес  тем, что, с целью сокра щени  времени измерени  и обеспечени  оперативного контрол  частотных характеристик канала св зи, введены на приеме (п-) интеграторов, (п-1} амплитудных детекторов, второй коммутатор , три элемента ИЛИ, три элемента задержки, два цифроаналоговых преобразовател , два формировател  импульсов, п ть компараторов напр жени , источник опорного напр жени  и четыре формировател  эталонного напр жени , каждый из которых состоит из последовательно соединенных счетчика, блока посто нной пам ти и цифроаналогового преобразовател , выход которого  вл етс  выходом формировател  эталонного напр жени , счетным и установочным входами и дополнительным выходом которого  вл ютс  соответственно счетный и установочный входы и соответствующий выход счетчика, при этом выходы фазовых детекторов с первого по (К-1)-й

   где К (n-t-l)/2, подключены к соответствующим входам первого элемен- та ШШ, выход которого подключен к входу первого формировател  импульсов , к входу первого элемента задержки и к счетному входу первог о формировател  эталонного напр жени , выход которого подключен к первому входу первого компаратора напр жени , вход стробировани  и второй вход которого соединены соответственно с выходом первого формировател  им- . пульсов и с выходом первого цифро- аналогового преобразовател , входы которого соединены с соответствующими выходами первого счетчика импульсов , установочный вход которого соединен с установочными входами второго счетчика импульсов и формирователей эталонного напр жени , с входом сброса триггера, с входом треть его элемента задержки и с выходом К-го фазового детектора, вход которого соединен с входом К-го амплитудного детектора, бьгход каждого полосового фильтра с первого по (K-lJ-й через последовательно соединенные соответствующие амплитудный детектор и интегратор подключен к соответствующему входу первого коммутатора, управл ющий вход которого соединен с дополнительным выходом второго формировател  эталонного напр жени , счетньм вход и выход которого соединены соответственно с выходом первого элемента задержки и с первым вхо- дом второго компаратора напр жени , второй вход и вход стробировани  которого соединены соответственно с выходом первого коммутатора и с выходом первого элемента задержки, выходы фазовых детекторов с (K-t-O-ro по п-й подключены к соответствующим входам второго элемента ИЛИ, выход которого подключен к входу второго формировател  импульсов, к входу второго элемента задержки и к счетному входу третьего формировател  эталонного напр жени , выход которого подключен к первому входу третьего компаратора напр жени , вход стробировани  и второй вход которого соединены соответственно с выходом второго формирователи импульС в и с выходом второго цифроаналогового преобразовател , входы которого соеди- нень с соответствующими выходами BTOpoi o счетчика импульсов, выход

   каждого полосового фильтра с ()- го по п-й через последовательно соединенные соответствующие амплитудный детектор и интегратор подключен к соответствующему входу второго коммутатора, управл ющий вход которого соединен с дополнительным выходом qetBepToro формировател  эталонного напр жени , счетный вход и выход которого соединены соответственно с выходом второго элемента задержки и с первым входом четвертого компаратора напр жени , второй вход и вход стробировани  которого

   соединены соответственно с выходом второго коммутатора и с выходом второго элемента задержки, выход К-го интегратора подключен к первому входу п того компаратора напр жени , второй вход и вход стробировани  которого соединены соответственно с выходом источника опорного напр жени  и с выходом третьего элемента задержки, а выходы компараторов напр жени  подключены к соответствующим входам третьего элемента ИЛИ, выход которого подключен к установочному входу триггера.

   в канал д с б зи