SU1534475A1 - Устройство дл вычислени значений функций вида У= @ Х @ - Google Patents

Abstract

Изобретение относитс  к области автоматики и вычислительной техники. Цель изобретени  - расширение диапазона преобразуемых положений. Устройство дл  вычислени  значений функций вида Y = ^N√X^K дл  любого целого N и K в интервале 1≤K, N≤N содержит источник 1 опорного напр жени , N интеграторов 2₁ - 2_N, компаратор 3, триггер 5, коммутатор 6. Принцип действи  устройства основан на уравновешивании преобразуемого напр жени  напр жением, формируемым на выходе одного из группы последовательных интеграторов. Выбор посто нных времени интеграторов Τ_I = Τ₁/I (где 1∬≤N

Τ₁ - посто нна  времени первого интегратора) позвол ет расширить диапазон изменени  входного напр жени  путем более полного использовани  диапазонов изменени  напр жений на выходах интеграторов. 1 ил.

Description

ел

со

Јь 4Ь

СП

Изобретение относитс  к автоматике и вычислительной технике, , частности к устройствам, в которых вычислительные операции выполн ютс  путем измерени  электрических величин.

Цель изобретени  - расширение диапазона преобразуемых напр жений.

На чертеже представлена структур- на  схема устройства.

Устройство содержит источник 1 опорного напр жени , N интеграторов 2(- 2N , компаратор 3, 4|°Рмирователь 4 коротко о импульса, триггер 5 и коммутатор 6. Посто нна  времени i-r интегратора 2;, где 1 i N, равна

с-;

ъ

1 .

. ( , где 1 Ј i й- N,

(О

Устройство дл  вычислени  значений функций вида v дл  любого целого п и k в интервале (1б k п Ј N) работает следующим образом. В исходном состо нии интеграторы 2,- 2N заблокированы напр жением с входа триггера 5. Н.-нтр жени  на их выходах равны нулю. Напр жение Ufl с выхода источника 1 поступает на сигнальный вход первого интегратора 2, а п еобоазуемос напр жение X - на niOBbtfi ВУОД комгг п тора . В момент ВрОМ-Ч, t0 Пр. Об Т вани  нл . -рв;-й jгаьовочный чхг ь триггера 5 поступает м ротк  им. Старт, ROTor.oir оскчт/ Т jt- -p.. ri 5 и р.- тблокщ-ve , и 11 с р тг уь 7, - 2М Напр жение U1, н, ньп.-оде -iO -.. У

тегратора U, (Г)

(

и.,  етс  и

:t)dt ,

uKC

(2)

где U;, (.О - паг:|,лженне на входе iго интегратора 2 .

Учитыва  (1) , получают дл  напр жени  U; (t) :

МО М-)

(3)

В момент времени tn напр жение Un на выходе n-го интегратора 2h, поступающее на второй вход компаратора 3, становитс  равным преобразуемому напр жению X, Б отот момент времени tn крмпаратог срабатывает и формирователь 4 короткого импульса на выходе компаратор 3 формирует короткий импульс Стоп1, который по второму установочному входу опрокидывает триг- гер 5 и возвращает устройство с исходное состо ние. Процесс вычислени  закончен.

Дл  напр жени  .Un(tn) на выходе n-го интегратора 2П в момент времени tn можно записать, учитыва  (3);

tn

-) X. (4)

uh(tn) и0( Г(

Интервал времени tn- 10 , в течение которого происходит вычисление, равен

п | у

tn-to

U

(5)

Напр жение UK(.tn) на выходе k-ro интегратора 2К в момент времени tn окончани  вычислени  равно

i- к п .-) .

uK(tn) и0(

Учитыва  (5), получают

uk(tlt) - и„ |:

(6)

(7)

Таким образом, г.апрп ение Uk():n) на выходе k-ro :тора в момент времени tn опред-гп, i ге  только вели- чинсч опорного на; t , ЧП Я Ua и вычисл емым значением «.спр жени  U

- X . Это напр жение UK(th) фиксируетс  одним из известных методов, например, с помощ -ч пикового детектора или устроьг -за выборки-хранени  (не показаны)

Ь

0

5

0 5

ггп етс  одновременное вычисле- всех целых

ь устройстве при заданном In осу-

r.f,e «

; :-i 4 функций k в лнтервале 1i k Ј N. Результируто- D0ie )йпр жени  UK могут быть сн ты одновременно с выходов соответствующих k -х интеграторов 2k в момент времени {.п. Величина п может быть задана подключением выхода соответствующего интегратора к второму входу компаратора 3 через коммутатор 6.

/

Claims (1)

1. Формула изобретени 

   Устройство дл  вычислени  значений функций вида у хк содержащее компаратор, подключенный выходом к установочному входу триггера, первым входом - к входу устройства, а вторым входом - к выходу коммутатора, соединенного входами с выходами N интеграторов , каждый i-й (), из которых подключен сигнальным входом к выходу (i-l)-ro интегратора, а сигнальный вход первого интегратора соединен с чыходом источника опорного напр жени , причем входы управлени  на5 15344756

   чальной установкой всех интеграторовнапр жений, посто нна  времени каж-

   подключены к выходу триггера, о т л и- дого 1-го интегратора равна Ј. в чающеес  тем, что, с целью Ј«/i где Ј4 - посто нна  времени

   расширени  диапазона преобразуемыхпервого интегратора.