SU1381470A1 - Multichannel data input device - Google Patents
Multichannel data input device Download PDFInfo
- Publication number
- SU1381470A1 SU1381470A1 SU864105425A SU4105425A SU1381470A1 SU 1381470 A1 SU1381470 A1 SU 1381470A1 SU 864105425 A SU864105425 A SU 864105425A SU 4105425 A SU4105425 A SU 4105425A SU 1381470 A1 SU1381470 A1 SU 1381470A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- triggers
- duration
- counter
- input
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к области автоматики и вычислительной техники и может быть использовано в устройствах дл ввода информации в ЭВМ. Цель изобретени - расширение области применени за счет обеспечени возможности управлени длительностью выходных импульсов. Устройство содержит по два триггера в каждом канале, счетчик, элемент ИЛИ и блок сравнени . Код, определ ющий длительность выходных импульсов устройства на пр мых и инверсных выходах вторых триггеров, устанавливаетс на управл ющих входах устройства. При поступлении входных сигналов на С-входы первых триггеров, вторые триггеры устанавливаютс в состо ние, соответствующее входному коду. Это снимает блокировку счетчика, который начинает заполн тьс входными синхроимпульсами. При совпадении кода счетчика с кодом, установленным на управл ющих входах, вторые триггеры сбрасываютс , устройство возвращаетс в исходное состо ние. Длительность выходных сигналов вторых триггеров не зависит от длительности импульсов на С-входах первых триггеров. 1 ил. с iS сThe invention relates to the field of automation and computer technology and can be used in devices for entering information into a computer. The purpose of the invention is to expand the scope of application by providing the ability to control the duration of the output pulses. The device contains two triggers in each channel, a counter, an OR element, and a comparison block. A code that determines the duration of the device output pulses at the direct and inverse outputs of the second flip-flops is set at the control inputs of the device. When the input signals arrive at the C inputs of the first triggers, the second triggers are set to the state corresponding to the input code. This removes the blocking of the counter, which begins to fill with the input clock. When the counter code coincides with the code set on the control inputs, the second triggers are reset, the device returns to its original state. The duration of the output signals of the second triggers does not depend on the duration of the pulses at the C-inputs of the first triggers. 1 il. with iS with
Description
сх осsc os
Изобретение относитс к автоматике и 1ычис.:1ительной технике и может быть использовано в устройствах дл ввода информации в ЭВЛА.The invention relates to automation and calculus. The technique and can be used in devices for entering information into the EVLA.
Цель изобретени -- расширение области применени устройства за счет обеспечени возможности управлени длительностью выходных импульсов.The purpose of the invention is to expand the field of application of the device by providing control over the duration of the output pulses.
На чертеже изображена структурна схема предлагаемогч) устройства.The drawing shows a block diagram of the proposed device.
Устройство содержит первые 1 и вторые 2 т|)И1теры, информационные входы 3 устройства , инверсные 4 и пр мые 5 выходы устройства, вход 6 синхронизации устройства , счетчик 7. эле.мент ИЛИ 8, блок 9 сравнени и входы 10 задани длительности выходных .1ьсов устройства.The device contains the first 1 and second 2 t | ılters, information inputs 3 of the device, inverse 4 and direct 5 outputs of the device, input 6 of the device synchronization, counter 7. element OR 8, block 9 of comparison and inputs 10 of setting the output duration. 1s device.
Уст|1;иит1) або1ает следующим образом.Set | 1; iit1) abo1aet as follows.
При вклк1ЧС нии нитани на входах 3 устройства присутствуют низкие уровни напр жени , соотвстствуюпдие отсутствию вход(п,1 сигналов, на выходах триггеров 1 - низкие vpoiiiiH напр жени , а триггеры 2 нахо;1 тг/ в исходном состо нии, т. е. на их пр мых выходах установлены низкие уровни панр /кепи , а на инверсных - высокие. Высокие у)()вип напр жени с инверсных выходов Т)(меров 2 удерживают счетчик 7 i э.емент ИЛИ 8 в нулевом состо - ,:ии. в jK t ii/raie чего низкий уровень на- ;() жепич i выхода блока 9 сравнени поступает на триггеров 2, так как кол с нходор, О не совпадает с кодо.м исход- I oro состо ни счетчика 7. Код с входов 10 позвол ет .:ада1ь необходи.мую длительность выходных импульсов. Устанавлива необходимый к(JД. можно заранее подобрать дли- le. ibHoc ib выходног(.1 сигнала, необходимую дл работ, пос;1едую1пих устройств. Устройство н;1ходитс в исходном состо нии. При входнь х сигналов триггера , 1 ии д тс 1;еред 1ем фронту вход- . Высокис ур)вни напр жени ( ; ,1ходов триг еров I постуг аюг HaJ-входы т П еров 2 Ио заднему фронту импульсов тактовпГ чг с;оть положительной пол рности информа 1и с J-входов триггеров 2 пере- 1 и ывакпс ia их выходы. На пр мых выходах rpin i ep )) 2 устанавливаютс высокие у) иаг1) жени , а на инверсных - низкие , Эк у) напр жени сбрасывают тршгер, , и результате чего низкие уровни ) ж:ч1и постуг ают иа У-входы триг- leiio 2, а ак как на К-входы тригге- )о; . : j((ir н 1зкие уровни напр жени с . 1 сравнени , то триггеры 2 ) cfjiiHx сос то ний ПО поступлению сигиа. п) актовой частоты со входа 6 синхрони-la) устройства. Одновременно пижие (. напр жени через элемепт ИЛИ 8 ;ici )т на /Р-вход счетчика 7 и ( nafioTv. ( четчик 7 начинаетWhen the thread is turned on, at the inputs of the device 3 there are low voltage levels, corresponding to no input (n, 1 signals, the outputs of the trigger 1 - low vpoiiiiH voltage, and the trigger 2 go; 1 tg / in the initial state, i.e. low levels of pan / kepi are set at their direct outputs, and high levels at inverse ones. High y) () Vip voltage from inverse outputs T) (measures 2 keep the counter 7 i E. OR 8 in zero state -,: AI in jK t ii / raie of which the low level (;) the output of the output of the comparison block 9 goes to the flip-flops 2, since the count of Odor, O is not flows from the codo- m of the output- I oro state of the counter 7. The code from the inputs 10 allows you to: select the required duration of the output pulses. By setting the necessary to (JD. you can choose the length of the ibHoc ib output (.1 signal required for operation, first; 1 devices; device n; 1 is in its initial state. With trigger signals, 1 and d 1, before the first front of the input voltage, high voltage (; , 1 trigger triggers I post ayug HaJ-inputs t Perov 2 Io to the trailing edge of clock pulses г с s; from the positive polarity of information 1 and from the J-inputs of the trigger 2 re- and 1 iyakps ia their outputs. At the direct outputs of rpin i ep)) 2, high y) and viral 1) mappings are set, and on inverse ones - low, Ek y) voltages are reset by thr,, and the result is low levels) g: p1 and triggered leiio 2, and ak as the K-inputs trigger-) o; . : j ((ir and 1k voltage levels with. 1 comparison, then triggers 2) cfjiiHx of the settings for the input frequency from the input 6 synchronous-la) of the device. At the same time, pizhie (. Voltage through the element OR 8; ici) t to the / P input of counter 7 and (nafioTv. (The 7 starts
00
счет По переднему фронту п-го импульса тактовой частоты происходит совпадение кода на выходе счетчика 7 с кодом на входах 10, в результате чего высокий уровень 5 напр жени с выхода блока 9 сравнени поступает на К-входы триггеров 2. По заднему фронту импульса тактовой частоты происходит запись низких уровней напр жени в триггеры 2. На пр мых выходах триггеров 2 устанавливаютс низкие уровни напр жени , а на инверсных - высокие. Высокие уровни напр жени с инверсных выходов 4 сбрасывают через элемент ИЛИ 8 счетчик 7, в результате чего низкий уровень напр жени на его выходе подготавливаетcounting On the leading edge of the nth pulse frequency, the code at the output of counter 7 coincides with the code at inputs 10, as a result of which a high voltage level 5 from the output of the comparison block 9 goes to the K-inputs of the trigger 2. By the falling edge of the clock frequency pulse low voltage levels are recorded in triggers 2. On the direct outputs of triggers 2, low voltages are set, and inverse outputs are high. High voltage levels from the inverted outputs 4 are reset through the element OR 8 counter 7, as a result of which a low voltage level at its output prepares
5 через блок 9 сравнени дл дальнейшей работы по К-входам триггеры 2. Одновременно высокие уровни напр жени поступают на / -входы триггеров 1 и также подготавливают их дл дальнейшей работы.5 through the comparison block 9 for further work on the K-inputs triggers 2. At the same time, high voltage levels are fed to the I-inputs of the triggers 1 and also prepare them for further work.
При поступлении следующих входных сиг0 налов устройство начинает формировать выходные импульсы необходимой длительности .Upon receipt of the following input signals, the device begins to generate output pulses of the required duration.
Таким образом, при поступлении входных сигналов устройство формирует на выхоc дах одиночные импульсы положительной и отрицательной пол рности, длительность которых пропорциональна входному управл ющему коду и не зависит от длительности входных сигналов.Thus, when the input signals arrive, the device generates single pulses of positive and negative polarities at the outputs, the duration of which is proportional to the input control code and does not depend on the duration of the input signals.
30thirty
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864105425A SU1381470A1 (en) | 1986-06-09 | 1986-06-09 | Multichannel data input device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864105425A SU1381470A1 (en) | 1986-06-09 | 1986-06-09 | Multichannel data input device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1381470A1 true SU1381470A1 (en) | 1988-03-15 |
Family
ID=21252017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864105425A SU1381470A1 (en) | 1986-06-09 | 1986-06-09 | Multichannel data input device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1381470A1 (en) |
-
1986
- 1986-06-09 SU SU864105425A patent/SU1381470A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1056173, кл. G 06 F 3/00, 1982. Авторское свидетельство СССР № 1285455, кл. G 06 F 3/00, 1985. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1381470A1 (en) | Multichannel data input device | |
SU1550503A1 (en) | Device for shaping clock signals | |
US4517473A (en) | Solid-state automatic injection control device | |
SU915079A1 (en) | Squrer of amplitude-modulated pulse voltage | |
SU1732435A1 (en) | Converter of sequence of pulses to rectangular pulses | |
SU1205258A1 (en) | Device for generating pulse bursts | |
SU1287163A1 (en) | Device for synchronizing pulses | |
SU1383280A1 (en) | Time and pulse converter | |
SU741440A1 (en) | Pulse synchronizing device | |
SU1285455A1 (en) | Multichannel information input device | |
SU839066A1 (en) | Repetition rate scaler | |
SU1679625A1 (en) | Counting unit | |
SU1443199A1 (en) | Logical phase-difference demodulator | |
SU1111253A1 (en) | Voltage-to-frequency converter | |
SU1059662A1 (en) | Pulse frequency-phase disrciminator | |
SU1265983A1 (en) | Pulse discriminator with respect to repetition frequency | |
SU671021A1 (en) | Pulse synchronizing device | |
SU1185649A1 (en) | Device for automatic phasing of frame | |
SU1529425A1 (en) | Device for gating delayed sampled signals | |
SU930637A1 (en) | Device for forming time interval, equal to input signal period | |
SU1443148A1 (en) | Device for detecting pulse loss | |
SU1156045A1 (en) | Device for synchronizing information exchange system | |
SU1485223A1 (en) | Multichannel data input unit | |
SU970230A1 (en) | Device for sweep ramp voltage synchronizing and shaping | |
SU1325375A1 (en) | Signal period tolerance check device |