SU1378054A1 - Делитель частоты следовани импульсов - Google Patents
Делитель частоты следовани импульсов Download PDFInfo
- Publication number
- SU1378054A1 SU1378054A1 SU864125683A SU4125683A SU1378054A1 SU 1378054 A1 SU1378054 A1 SU 1378054A1 SU 864125683 A SU864125683 A SU 864125683A SU 4125683 A SU4125683 A SU 4125683A SU 1378054 A1 SU1378054 A1 SU 1378054A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- bus
- inputs
- counters
- Prior art date
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Изобретение относитс к импульс- ной технике и может быть использовано в устройствах автоматики и вычислительной техники. Целью изобретени вл етс повьшение надежности. Дл дост1- жени этой цели в делитель частоты дополнительно введены второй и третий элементы И 15 и 16, первый, второй и третий элементы ИЛИ 5,11 и 14 и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 6. Кроме того, устройство содержит счетчики импульсов 1 и 2, дешифраторы 3 и 4, триггер 7, шину 8 запуска, первый элемент И 9, выходные шины J О и 12, элемент 13 индикации, входную шину 17.-Устройство не тер ет работоспособности как при единичных сбо х , так и при отказе одного из каналов , состо щего из счетчика импульсов и дешифратора. В обоих случа х формируетс сигнал отказа, который выключаетс подачей импульса на шину 8. I ил. i (Л С
Description
Изобретение относитс к импульсной технике и может быть использовано в устройствах автоматики и вычис- лительной техники.
Цель изобретени - повьшение быстродействи и надежности..
На чертеже приведена электрическа функциональна схема делител час тоты следовани импульсов.
Устройство содержит первый 1 и второй 2 счетчики импульсов, выходы которых соединены с соответствующими входами первого 3 и второго 4 дешиф
ней: перва ступень выдел ет число, меньшее на единицу максимального установочного числа счетчиков 1 и 2. СигнеШ с выходов дешифраторов 3 и 4 поступает на вход элементов ИЛИ 5 и J4, с в ьгхода которых сигнал поступает на вход элемеатов И 15 и 16, где сравниваетс с входным сигналом. Q Далее сигналы с выходов элементов И15 и .16 поступают на входы элемента . ИЛИ 11, на шин у JO и на вход элемента И 9, запрещающего передачу выходного сигнала на шину 12 при наличии
раторов, выход первого дешифратора 3 5сбо или неисправности в устройстве,
соединен с первыми входами первогоКроме того, этим же сигналом счетчиэлемента ИЛИ 5 и элемента ИСКЛЮЧАЮ-ки 1 и 2 устанавливаютс в исходное
ЩЕЕ ИЛИ 6,. выход которого соединен ссосто ние (или обнул ютс ). входом сброса триггера 7, вход запус- Импульсы с выходов дешифраторов 3
20
ка которого соединен с шиной 8 запуска , первый вход первого элемента И 9 соединен с первой выходной шиной 10, с выходом второго элемента ИЛИ 11 и с входами предварительной
и 4 поступают на входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 6, кото рьй контролирует одинаковость этих импульсов. Если один из счетчиков 1 шш 2 сбилс , то на выходе элемента 6 по витс сигнал
установки первого 1 и второго 2 счет- 25 который установит триггер 7 в нуле
чиков импульсов, выход первого элемента И 9 .соединен с второй выходной шиной 12, второй вход - с пр мым выходом триггера 7, инверсный выход которого соединен с входом элемента 13 индикации, выход второго дешифратора 4 соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ бис первым входом третьего элемента ШШ 14, первьй вход второго элемента ИЛИ 11 соединен с вторым входом первого элемента ИЛИ 5 и с выходом второго элемента И 15, первый вход которого соединен с выходом первого элемента ИЛИ 5f второй вход второго элемента ИЛИ 11 соединен с вторым входом третьего элемента ИЛИ 14 и с выходом третьего элемента И 16, первый вход которого соединен с выходом третьего элемента ИЛИ 14, входна шина 17 со- 45 единена со счетными .входами первого 1 и второго 2 счетчиков импульсов и с вторыми входами второго 15 и третьего 16 элементов И.
вое состо ние, запреща прохождение сигнала на шину 12; с инверсного выхода триггера 7 сигнал поступает на элемент 13, который индицирует нали- 30 чие сбо .
Импульсом с шины 10 синхронизируетс работа счетчиков 1 и 2.
Таким образом, данное устройство J5 не тер ет работоспособности дсак при единичных сбо х, так и при отказе одного из каналов, состо щего из счетчика импульсов и дешифратора. В обоих случа х формируетс сигнал отказа , который выключаетс подачей импульса на шину 8.
Claims (1)
- Формула изобретени40Делитель частоты следовани импульсов , содержащий первый и второй счетчики импульсов, выходы которых соединены с соответствующими входами соответственно первого и второго Устройство работает следующим об- п дешифраторов, счетные входы - с разом.входной шиной, установочные входы Импульсы входной частоты поступа- с первой выходной шиной и с первым ют на счетные входы счетчиков 1 и 2 входом первого элемента И, выход ко- и на вторые входы элементов И 15и 16. торого соединен с выходной шиной. Дешифраторы 3 и 4 выдел ют состо ние с второй вход - с пр мым выходом триг- счетчиков 1 и 2 соответственно в за- гера, инверсный выход которого соеди- висимости от коэффициента делени и . йен с входом элемента индикации, а всегда меньше его на единицу, причем вход запуска - с шиной запуска, о тдешифраторы состо т из двух ступеи 4 поступают на входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 6, кото рьй контролирует одинаковость этих импульсов. Если один из счетчиков 1 шш 2 сбилс , то на выходе элемента 6 по витс сигнал.вое состо ние, запреща прохождение сигнала на шину 12; с инверсного выхода триггера 7 сигнал поступает на элемент 13, который индицирует нали- чие сбо .Импульсом с шины 10 синхронизируетс работа счетчиков 1 и 2.Таким образом, данное устройство не тер ет работоспособности дсак при единичных сбо х, так и при отказе одного из каналов, состо щего из счетчика импульсов и дешифратора. В обоих случа х формируетс сигнал отказа , который выключаетс подачей импульса на шину 8.Формула изобретениличающийс тем, что, с3 13780544целью повьшени быстродействи и на-дом первого элемента ИЛИ, второй входде мости, в него введены второй иэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен стретий элементы И, первьй, второй ивыходом второго дешифратора и с пертретий элементы ИЛИ и элемент ИСКШЬ вым входом третьего элемента ИЛИ, выЧАЮЩЕЕ ИЛИ, выход которого соединенход которого соединен с первым вхос входом сброса триггера, первыйдом третьего элемента И, выход кото ,вход - с выходом первого дешифраторарого соединен с вторым входом третьеи с первым входом первого элемен-го элемента ИЛИ и с вторьм входомта ИЛИ, выход которого соединен сjg второго элемента ИЛИ, выход которогопервым входом второго элемента И,вы-соединен с первой выходной шиной, ход которого соединен с первым входом вторые входы второго и третьего элевторого элемента ИЛИ и с вторым вхо-ментов И соединены с входной шиной.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864125683A SU1378054A1 (ru) | 1986-09-30 | 1986-09-30 | Делитель частоты следовани импульсов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864125683A SU1378054A1 (ru) | 1986-09-30 | 1986-09-30 | Делитель частоты следовани импульсов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1378054A1 true SU1378054A1 (ru) | 1988-02-28 |
Family
ID=21259635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864125683A SU1378054A1 (ru) | 1986-09-30 | 1986-09-30 | Делитель частоты следовани импульсов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1378054A1 (ru) |
-
1986
- 1986-09-30 SU SU864125683A patent/SU1378054A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1182668, кл. Н 03 К 23/00, 06.04.84. Авторское свидетельство СССР № 1175031, кл. Н 03 К 23/00, 23.03.84. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1378054A1 (ru) | Делитель частоты следовани импульсов | |
JPS5467728A (en) | Selection error detector | |
SU834877A1 (ru) | Устройство дл обнаружени потерииМпульСОВ | |
SU748843A1 (ru) | Устройство дл контрол последовательности импульсов | |
SU1277359A1 (ru) | Программируемый генератор импульсов | |
SU680172A1 (ru) | Распределитель импульсов | |
SU1185600A1 (ru) | Управляемый делитель частоты | |
SU1649550A1 (ru) | Устройство дл контрол логических блоков | |
SU1290536A1 (ru) | Устройство дл преобразовани числа из системы остаточных классов в позиционный код | |
SU1034162A1 (ru) | Устройство дл формировани серий импульсов | |
SU1338033A2 (ru) | Устройство дл контрол последовательности импульсов | |
SU1683090A1 (ru) | Устройство дл автоматического контрол состо ни блока электронной аппаратуры | |
SU585502A1 (ru) | Множительно-делительное устройство врем -импульсного типа | |
SU723768A1 (ru) | Устройство допускового контрол временных интервалов между импульсами | |
SU784000A1 (ru) | Делитель частоты с установкой начального состо ни | |
SU1298708A1 (ru) | Устройство дл допускового контрол временных интервалов | |
SU1053340A1 (ru) | Многоканальный резервированный формирователь тактовых импульсов | |
SU1264093A1 (ru) | Устройство дл сравнени частот | |
SU1157661A1 (ru) | Устройство дл формировани серий импульсов | |
SU1686430A1 (ru) | Устройство дл формировани сигналов блокировки при включении и отключении питани | |
SU959084A1 (ru) | Устройство дл контрол работоспособности счетчика | |
SU1691957A1 (ru) | Делитель частоты | |
SU1167574A1 (ru) | Электронное временное устройство с обнаружением отказов | |
SU1264135A1 (ru) | Двухканальный врем импульсный преобразователь | |
SU1008894A1 (ru) | Формирователь импульсов |