SU1377816A2 - Устройство цифрового времени - Google Patents

Устройство цифрового времени Download PDF

Info

Publication number
SU1377816A2
SU1377816A2 SU864108661A SU4108661A SU1377816A2 SU 1377816 A2 SU1377816 A2 SU 1377816A2 SU 864108661 A SU864108661 A SU 864108661A SU 4108661 A SU4108661 A SU 4108661A SU 1377816 A2 SU1377816 A2 SU 1377816A2
Authority
SU
USSR - Soviet Union
Prior art keywords
input
circuit
output
inputs
zero
Prior art date
Application number
SU864108661A
Other languages
English (en)
Inventor
Анатолий Яковлевич Исаев
Вячеслав Григорьевич Кривич
Юрий Николаевич Никитский
Станислав Викторович Солецкий
Original Assignee
Предприятие П/Я А-3759
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3759 filed Critical Предприятие П/Я А-3759
Priority to SU864108661A priority Critical patent/SU1377816A2/ru
Application granted granted Critical
Publication of SU1377816A2 publication Critical patent/SU1377816A2/ru

Links

Landscapes

  • Electric Clocks (AREA)

Description

DO Ч
00
гч
Изобретение относитс  к измерительной технике и автоматике и может быть использовано в качестве автономного временного устройства дл  при- с в зки регистрирующих параметров к ремени в системах измерений с заисью на магнитную ленту, и  вл ет  дополнительным к основному , 465618,10
Цель изобретени  - повышение помеозащищенности и точности формировани  оцифровки текущих параметров датиков системы измерени .
На чертеже приведена структурна  15 хема устройства.
Устройство цифрового времени содержит генератор 1 стабильной частоты , подключенный к первому входу пер- вого ключа 2, выходом присоединенным к входу делител  3 частоты, входы Установка нул  которого объединены и подключены к выходу второго ключа 4, входам Установка нул  декадного воично-дес тичного счетчика 5,выход ормировател  6 сигнала Обнулени  вход задержки-формировател  7,выход которого подключен к первым дополнительным установочным входам делител  3 частоты, а выход делител  3 частоты присоединен к первому входу третьего ключа 8 и входу декадного двоично- дес тичного счетчика 5, выходы декад которого поступают через коммутатор 9 опроса на выходную шину 10 устрой- 35 ства, причем выход Признака конца оцифровки коммутатора 9 опроса подключен к второму входу третьего ключа 8, а его выход - к входу коммутатора 9 опроса. Источник 11 питани  40 устройства через последовательно соединенные устройство 12 задержки и бистабильный элемент 13 подключен к входу формировател  сигнала Обнулени  6. В устройстве вход второго ча 4 присоединен к командной шине 14 Установка нул , а второй управл ющий вход первого ключа 2 - к шине 15 Пуск.
В устройство цифрового времени в ко- JQ манднуюшину 14 Установка нул  введен анализатор длительности команды Уста- новка нул ,состо щий из RS-триггера 16 пам ти команды Установка нул ,8-вход которого подключен к командной шине 14 - Установка нул  и первому входу .первой схемы И 17, выход RS-триггера 16 пам ти подключен к первому входу второй схемы И -18, а вторые входы
обеих схем И 17 и 18 объединены и подключены к выходу генератора 1 известного устройства, вьрсоды первой 17 и второй 18 схем И поступают на счетные входы первого 19 и второго 20 счетчиков импульсов соответственно, а их одноименные выходы через N схем ИСКПЮЧАЩЕЕ ИЛИ 21 подключены к N-BXO довой схеме И 22, выход которой через первый вход-выход схемы ИЛИ 23 подключен к R-входу RS-трйггера 16 па м ти и входам Установка нул  счетчиков 19 и 20 импульсов, кроме того, выходы первого 19 счетчика импульсов под1слючены через .дешифратор 24 длительности команды Установка нул  к второму входу схемы ИЛИ 23, входу элемента 25 задержки и входу вторрго ключа 4 известного устройства, а выход элемента 25 задержки - к установочным входам делител  3 частоты.
Устройство цифрового времени работает следующим образом.
Частота с генератора 1 стабильной частоты через первый ключ 2 поступает на делитель 3 частоты, обеспечивающий деление до необходимых единиц времени (например, с), и далее на декадный двоично-дес тичный счетчик 5 и ключ 8, который управл ет работой коммутатора 9. Секундные импульсы с делител  3 частоты открывают периодически вход ключа 8 и пропускают импульсы опроса декадного счетчика 5 (например, 25, 50 и iOC Гц), поступающие также с делител  3. Коммутатор 9, опрашива  декадный счетчик, формирует на выходе секундные сигналы времени в виде-последовательности двоично-дес тичного кода. После окончани  цикла коммутации последний импульс коммутатора Признак конца оцифровки запирает ключ 8 до прихо- да следующего запускающего импульса с делител  3. Дл  последующей секунды цикл оцифровки повтор етс  аналогично .
Последовательно соединенные источник 11 питани , устройство 12 задер к- ки, бистабильный элемент 13, формирователь 6 сигнала Обнулени  и задержка-формирователь 7 служат дл  установки в ноль делител  3 частоты и двоично-дес тичного счетчика 5 после включени  питани  устройства и записи в счетчики делител  3 частоты наперед заданного числа, соответ
ствующего времени установлени  напр жени  питани  в устройстве дл  автоматической коррекции. Команда Уст.О определенной длительности поступает на S-вход триггера пам ти 16 и первый вход схемы И 17, сигнал с выхода триггера 16 поступает на первый вход схемы И 18, и эти сигналы разрешают прохождение импульсов с генера- тора стабильной частоты 1 на счетчики 19 и 20. Если команда Уст. О поступает нормальной наперед заданно длительностью, то на выходе депшфр.а- тора 24 формируетс  импульс записи в счетчики делител  частоты 3 через элемент задержки 25 и вторые дополнительные установочные входы наперед заданного числа, соответствующего длительности задержки элементом 25 и емкости первого счетчика 19 длительности команды Уст. О, этот же импульс через вход-выход второго ключа 4 устанавливает в ноль делитель частоты 3 и двоично-дес тичный счетчик 5, а поразр дное сравнение И1 пульсов первого 19 и второго 20 счетчиков на схемах ИСКЛЮЧАЩЕЕ ИЛИ 21 и схеме И 22 не приводит к преждевременному сбросу RS-триггера пам ти команды 16 Длительность команды Уст. О на командной шине Уст..О больше, чем врем  полного заполнени  первого счетчика 19. Если на командной шине Уст. б по вл ютс  импульсы помехи длительностью меньшей, чем длительность команды Уст. О, то число импульсов, поступакнцих на первый счетчик 19, будет меньше, чем на счетчик 20. При этом поразр дное
сравнение импульсов обоих счетчиков 20 приведет к формированию импульса сброса на схеме И 22 н сброса
RS-трйггера пам ти команды 16 и счетчиков 19 и 20 в ноль через схемы ИЛИ 23, а на выходе дешифратора 24 не будет формироватьс  импульс, устанавливающий в ноль делитель частоты 3 и декадный двоично-дес тичный счетчик 5. Веро тность по влени  помехи на врем  длительности команды Уст,.О на командной шине Уст. О мала,так
как она. как правило, формируетс  до наступлени  функционировани  энерго
емких потребителей системы измерени . Если же сигнал помехи по витс  на сигнале команды Уст. О, то, учитыва , что длительность команды Уст.О на командной шине больше, чем врем  полного заполнени  первого счетчика 19, будет надежно формироватьс  импульс на выходе дешифратора 24 дл  установки в ноль делител  частоты 3 и декадного двоично-дес тичного счетчика в ноль.

Claims (1)

  1. Формула изобретени 
    20
    25
    Q jj
    50
    30
    35
    40
    45
    Устройство цифрового времени по авт.св. № 465618, отличающеес  тем, что, с целью повьш1е- ни  помехозащищенности и точности формировани  оцифровки текущих параметров датчиков системы измерени , в командную шину Установка нул  введены анализатор длительности команды Установка нул , состо щий из RS-триггера, двух схем И, двух счетчиков , N схем ИСКЛЮЧАЮЩЕЕ ИЛИ, N-BXO- довой схемы И, дешифратора длительности команды Установка нул , схемы ИЛИ, и элемент задержки, причем командна  шина Установка нул  соединена с первым входом первой схемы И и с S-входом RS-триггера, выходом подключенного к первому входу второй схемы И, вторые входы обеих схем И соединены с выходом генератора стабильной частоты, выходы первой и второй схем И подключены к счетным входам первого и второго счетчиков соот- ветственно, одноименные выходы которых через соответствукщие схемы ИСКЛЫ- ЧАЩЕЁ ИЛИ соединены с соответствующими входами N-входной схемы И, выходом подключенной к первому входу схеьел ИЛИ, выходом соединенной с R-входом RS-триггера и с входами Установка нул  счетчиков, при этом выходы первого счетчика импульсов подключены через дешифратор длительности команды Установка -нул  к второму входу схемы ИЛИ, к входам второго ключа устройства и элемента задержки, выход которого соединен с установочными входами делител  частоты.
    ii ycr.O
SU864108661A 1986-06-10 1986-06-10 Устройство цифрового времени SU1377816A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864108661A SU1377816A2 (ru) 1986-06-10 1986-06-10 Устройство цифрового времени

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864108661A SU1377816A2 (ru) 1986-06-10 1986-06-10 Устройство цифрового времени

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU465618 Addition

Publications (1)

Publication Number Publication Date
SU1377816A2 true SU1377816A2 (ru) 1988-02-28

Family

ID=21253240

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864108661A SU1377816A2 (ru) 1986-06-10 1986-06-10 Устройство цифрового времени

Country Status (1)

Country Link
SU (1) SU1377816A2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР 465618, кл. G 04 С 5/00, 1975. *

Similar Documents

Publication Publication Date Title
US4381446A (en) Photoelectric switch
JPS5175482A (en) Denshidokeini okeru denchijumyohyojisochi
SU1377816A2 (ru) Устройство цифрового времени
RU2019907C1 (ru) Программируемый генератор импульсов
JP2658126B2 (ja) 入力周波数の発生装置
SU1182667A1 (ru) Делитель частоты с переменным коэффициентом делени
SU1157474A1 (ru) Устройство контрол одиночного импульса
SU1213525A1 (ru) Формирователь длительности импульсов
SU530467A1 (ru) Делитель частоты на 2,5
SU1577026A1 (ru) Устройство дл управлени трехфазным инвертором
SU1045388A1 (ru) Коммутирующее устройство
SU1262501A1 (ru) Сигнатурный анализатор
SU1092728A1 (ru) Счетное устройство с самоконтролем
SU907809A1 (ru) Устройство дл контрол работы синхронного автомата
SU1462493A1 (ru) Устройство дл контрол последовательности сигналов
SU563713A1 (ru) Аналого-цифровой преобразователь
SU1273923A1 (ru) Генератор импульсов со случайной длительностью
SU1644170A1 (ru) Устройство дл управлени электроприводом
SU645153A1 (ru) Устройство дл сжати данных с адаптацией по числу обобщенных координат
SU436346A1 (ru) Устройство для преобразованияпоследовательности импульсов впоследовательность трехуровневых сигналов
SU911728A1 (ru) Коммутатор
SU705645A1 (ru) Генератор импульсов регулируемой длительности
SU1185582A1 (ru) Генератор псевдослучайных чисел
SU1264321A1 (ru) Устройство дл контрол последовательности импульсов
SU1285619A1 (ru) Устройство стабилизации периода следовани импульсов строчной синхронизации