SU1374443A1

SU1374443A1 - Цифровой демодул тор сигналов относительной фазовой манипул ции

Info

Publication number: SU1374443A1
Application number: SU864088403A
Authority: SU
Inventors: Владимир Васильевич Макаров; Ирина Ивановна Воробьева; Юрий Петрович Рукоданов
Original assignee: Предприятие П/Я А-3706
Priority date: 1986-07-14
Filing date: 1986-07-14
Publication date: 1988-02-15

Abstract

Изобретение может использоватьс в системах обмена дискретными сообщени ми и обеспечивает увеличение количества демодулируемых сигналов . Цифровой демодул тор содержит основной формирователь входного сигнала (ФВС) 1, элемент ИС1ШОЧАЮЩЕЕ ИЛИ 2, инвертор 3, генератор 4, счетчик 5, накопители 6, 7, решающий блок 8, выходной регистр 9, селектор 10, сдвигающий регистр 11, распределители импульсов 12, 13, блок 14 вентилей и дополнительные ФВС 15. Входные фазоманипулированные сигналы преобразуютс в ФВС 1, 15 в унипол рные сигналы. Селектор 10 обеспечивает диклическое поступление унипол рных , сигналов с ФВС 1, 15 на сдвигающий регистр 11. Текущее значение сигнала данного канала поступает на соотв. двоичный счетчик накопителей 6,7. Накопители 6, 7 должны содержать столько двоичных счетчиков, сколько каналов св зи обрабатывает цифровой демодул тор. Решающий блок 8 анализирует коды накопителей 6, 7 и расшифровывает бит, учитыва информацию о смене фазы сигнала в данном канале относительно предыдущего цикла поступающей с элемента ИСКЛЮЧА10ЩЕЕ ИЛИ 2, В случае передачи логического нул накопитель 7 должен насчитать га единиц, а накопитель 6 - ноль (при отсутствии помех). Введены блоки 10-15. 4 1Ш. (О W

Description

00

1

41 NJ NJ:

00

1

Изобретение относитс к технике св зи и может использоватьс в системах обмена дискретными сообщени дл приема сигналов относительной фазовой манипул ции.

Цель изобретени - увеличение кличества демодулируемых сигналов.

На фиг.1 представлена структурн электрическа схема предложенного цифрового демодул тора; на фиг,2 - вариант выполнени накопител ; на фиг,3 - решающий блок; на фиг.4 - выходной регистр.

Цифровой демодул тор сигналов относительной фазовой манипул ции содержит основной формр1рователь 1 входного сигнала, элемент ИСКЛЮЧАЮЩЕЕ ШШ 2, инвертор 3, генератор 4 счетчик 5, первый и второй накопит

ли 6 и 7, решающий блок 8, выходной регистр 9, селектор 10, сдвигающий регистр 11, первый и второй распределители импульсов 12 и 13, блок 14 вентилей, дополнительные формирователи 15 входного сигнала.

Накопители 6 и 7 содержат (фиг,2) сдвигающие регистры 16, - 16, сумматор 17 и коммутатор 18,

Решающий блок 8 содержит (фиг.З) триггер 19, элементы сравнени 20,- 204., Д1за элемента И-НЕ 21 и 22, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. 23 и 24 и. инвертор 25,

Выходной регистр 9 содержит ; СЩиг,4 две группы триггеров 26 и 27,

Цифровой демодул тор работает следующим образом,

Все временные соотношени и Набор тактовых, сигналов задает первый распределитель импульсов 12 и счетчик 5, Тактова частота генератора 4 выбираетс по следующей формуле

F -

где п - число каналов св зи;

Т - длительность информационного

бита в каналах св зи; m - число временнБгх выборок из

информационного бита. Цифровой демодул тор устанавливаетс в начальное состо ние приходом импульса на его вход начальной установки, В результате чего в начальном состо нии счетчик 5 имеет на выходах логические нули, первый и второй накопители 6 и 7 имеют на выходе и в своем содержании логичес10

0

5

кие нули, сдвигающий регистр 11 имеет на выходах и в содержании логические нули.

Фазоманипулированные сигналы, поступающие на входы цифрового демодул тора , преобразуютс в основном и дополнительных формировател х 1 и 15 входного сигнала в унипол рные сигналы (фиг.1). Селектор 10 циклически подключает выходы каждого из них к информационному входу сдвигающего регистра 11. Информаци в сдвигающий регистр 11 записываетс пе- 5 редним фронтом сигнала с второго выхода первого распределител импульсов 12, Сдвигающий регистр 11 используетс как .промежуточна пам ть, а количество его разр дов выбираетс на единицу больше, чем количество обрабатываемых каналов св зи п. Поэтому в любой момент времени на первом выходе сдвигающего регистра 11 будет присутствовать текущее значение сигнала, выбранного селектором 10, а на втором выходе сдвигающего регистра 11 будет присутствовать значение сигнала в том же канале, но выбранное в предыдущем цикле селектором

0 10, Сигналы с выходов сдвигающего

регистра 11 поступают на входы эле- . мента ИСКЛЮЧАЮЩЕЕ ИЛИ 2, Если текущее значение сигнала отличаетс от предьщущего, то на выходе элемента

5 ИСКЛЮЧАЮЩЕЕ ИЛИ 2 по вл етс сигнал, свидетельствующий о том, что произошла смена фазы входного сигнала в данном канале, С первого выхода сдвигающего регистра 11 сигнал пос0 тупает на счетный вход первого накопител 6 и через инвертор 3 на счетный вход второго накопител 7, Первый и второй накопители 6 и 7 представл ют собой многоканальные

5 двоичные счетчики, образованные сумматором 17 и соответствующим сдвигающим регистром 16 (фиг.2). При наличии логической единицы на счетном входе накопителей 6 и 7 передним

Q фронтом сигнала, пришедшего с четвертого выхода цервого распределител импульсов 12 на тактовый вход первого или второго накопител 6 или 7, значение этого сигнала уве ли5 чиваетс на единицу; если на входе первого или второго накопител 6 или 7 присутствует потенциал логического нул , то состо ние сигнала остаетс прежним. Первый и второй

3

накопители 6 или 7 должны содержать такое количество двоичных счетчиков сколько каналов св зи обрабатьшает цифровой демодул тор. Разр дность счетчика определ етс числом накапливаемых выборок из информационного бита (например 4). Каждьй счетчик образуетс сумматором 17 и соответствующим сдвигающим регистром 16,- 16ffl (фиг.2), соединенным через коммутатор 18. Следовательно, количество сдвигающих регистров 16,- 16 и количество входов сумматора 17 должно соответствовать количеству временных выборок, а разр дность каждого сдвигающего регистра 16, - 16 - количеству каналов. Накопление в каждом канале разделено по времени. По сигналу с выхода решающего блока 8, который приходит на вход установки каналов первого и второго накопителей 6 или 7, счетчик 5, подсчитывающий количество положительных или нулевьгх значений выборок в данном канале, обнул етс . Сигнал установк ( обнулени ) канала приходит на упра л ющий вход коммутатора 18 (фиг.2) виде логического нул и отключает сигналы на всех входах коммутатора 18 так, что на его выходах также будут присутствовать логические нул Сигнал обнулени данного канала решающий блок 8 выдает, когда информаци в данном канале уже обработана. Сигналы с выходов первого и второго накопителей 6 и 7 приход т на входы решающего блока 8, где происходит расшифровка бита и выделение его из помех, т.е. происходит повышение дотоверности приема. При передаче логического нул в унипол рном сигнал укладьшаетс ш-выборок, т.е. второй накопитель 7 должен насчитать т-еди ниц, а первый накопитель 6 насчитае О (при отсутствии помех). Решающий блок 8 анализирует коды на выходах первого и второго накопителей 6 и 7 а также, с приходом сигнала о смене фазы с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2 и тактовых сигналов с первого выхода первого распределител импулсов 12, вырабатывает сигнал установки канала на выходе триггера 19 решающего блока 8 (фиг.З), которьй свидетельствует о том, что информационный бит к этому моменту времени расшифрован и можно обнулить счетчи ки первого и второго накопителей 6

0

5

0

5

0

5

0

и 7 данного канала. Сигнал, образованный на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 24, заноситс соответствующим сигналом с выходов блока 14 вентилей в соответствующий разр д выходного регистра 9. Занесенный сигнал по вл етс на выходе выходного регистра 9 и на выходе цифрового демодул тора в виде тактового сигнала, сопровождающего информацио данного канала. Сигнал, образованньй на выходе инвертора 25, заноситс соответствующим сигналом с блока 14 вентилей в соответствующий разр д выходного регистра 9. Занесенный сигнал по вл етс на выходе в виде информационного сигнала данного канала . Причем в i-OM триггере 27 выходного регистра 9 (фиг.4) содержитс информаци i-ro канала, ей соответствует тактовый сигнал i-ro триггера 26. Номера триггеров 26 и 27 в обеих группах в выходном регистре 9 задаютс сигналами с выходов блока 14 вентилей , который выполн ет функцию мультиплексора совместно с вторым распределителем импульсов 13, таким образом, поступающа на определенный вход информаци после дешифрации и повышени достоверности по вл етс на соответствующем выходе выходного регистра 9. Сброс выходного регистра 9 осуществл етс сигналом с второго выхода первого распределител импульсов 12.

Элементы сравнени 20-1 и 20-3 -осуществл ют сравнение полученных от соответствующих первого и второго накопителей 6 и 7 чисел с числом

А --- D.

где m - число временньгх

выборок из информационного бита; D погрешность измерени половины периода, вызванна помехами в канале св зи. Это число определ етс из возможной помеховой характеристики каналов св зи. Элементы сравнени

202 и 20-4 сравнивают полученные числа с числом В 2 - D ,, где

DI

погрешность измерени , вызванна помехами в канале св зи на всем периоде следовани информационного бита. Коды чисел А и В задаютс путем подачи соответствующих разр дов к логическим О или 1. Коды подаютс

на вторые входы элементов сравнени 20, - 204, (фиг.З). С выходов элементов сравнени 20-1 и 20-3 сигналы

5

поступают на-элемент И-НЕ 22, при срабатывании которого происходит дешифраци единичного значени инфомационного бита, сигналы с выходов элементов сравнени 20-2 и 20-4 поступают на входы элемента ИСКЛЮЧАЮЩЕ ИЛИ 23, при срабатывании которого расшифровываетс нулевое значение бита информации. Выходы элемента И-НЕ 22 и элемента, ИСКЛЮЧАЮЩЕЕ ИЛИ 23 подключены к входам элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 24, сигнал с выхода которого вл етс признаком наличи такта в принимаемой информации. Это же сигнал,пройд через триггер 19, устанавливает соответствующий счетчик первого и второго накопителей 6 и 7 в исходное состо ние, либо эт же происходит по сигналам с выхода первого элемента И-НЕ 21. К этому моменту времени бит информации расшфрован и записан в соответствующий триггер выходного регистра 9. Блок 14 вентилей вырабатывает сигналы дл записи информации и тактовых импульсов информации в выходной регистр. Блок 14 вентилей управл етс сигналами с выходов второго распределител импульсов 13, который циклически опращивает каждый канал.

Claims

Формула изобретени

Цифровой демодул тор сигналов относительной фазовой манипул ции, содержащий основной формирователь входного сигнала, вход которого вл етс одним информационным входом демодул тора, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ , инвертор, генератор,счетчик и первый и второй накопители,выходы которых подключены соответственно к первым и вторым сигнальным входам решающего блока, первый и второй выдва распределител импульсов , блок вентилей, сдвигающий регистр и селектор , выход которого подключен к информационному входу сдвигающего регист- ра, установочный вход которого соединен с установочным входом счетчика, выходы которого подключены к управл ющим входам селектора, с установоч0

5

0

5

5

0

ным входом первого распределител импульсов, к счетному входу которого подключен выход генератора, и с первыми установочными входами первого и второго накопителей , к вторым установочным входам которых подключен третий выход решающего блока, первый управл ющий вход которого соединен с первым выходом первого распределител импульсов, второй выход которого подключен к тактовому входу сдвигдю- щего регистра, первый выход которого соединен со счетным входом первого накопител , и к установочному входу выходного регистра, тре тьи сигнальные входы которого соединены с выходами блока вентилей, первый вход которого соединен с вторым управл ющим входом решающего блока, к третьему управл ющему входу которого подключен 0 выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, и с третьим выходом первого распределител импульсов, четвертый выход которого подключен к второму входу блока вентилей, четвертый вход которого соединен с выходом элемента ИСКЛЮЧАЩЕЕ ИЛИ, к тактовому входу первого накопител , счетньй вход которого соединен с -входом инвертора, и к тактовому входу второго накопител , счетньй вход которого соединен с выходом инвертора, вход которого соединен с первым входом элемента ИСКЛЮЧАЩЕЕ ИЛИ, к второму входу которого подключен второй вьпсод сдви

ходы которого соединены соответствен- д гающего регистра, при этом п тый

но с первым и вторым сигнальными входами выходного регистра, выходы которого вл ютс выходами демодул тора , о т л ич аю щий с тем, что, с иэлью увеличени количества демо- дулируемых сигналов,введены дополнительные формирователи входного сигнала , входы которых вл ютс другими информационными входами демодул тора.

0

выход первого распределител импульсов соединен со счетным входом счетчика , выходы которого подключены к управл ющим входам второго распреде лител импульсов, выходы которого соединены с третьими входами блока вентилей, а установочньй вход сдвигающего регистра вл етс установочным входом демодул тора.

фие.З

фигЛ