SU1374238A2 - Устройство дл распределени заданий процессорам - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники и предназна чено дл  функционировани  в составе мультипроцессорной ЭВМ дл  автоматического выбора очередной программы из множества программ со. структурой, заданной ацикличным ориентированньпч графом, а также дл  автоматического синтеза расписаний работ, и  вл етс.  усовершенствованием устройства по а.с. № 940164. Цель изобретени  - оптимизаци  распределени  .заданий с учетом совместимости задач, вход щих в данное задание. Дл  достижени  данной цели в устройство введены регистр текущей задачи, группа элементов И и матрица формирователей совместимости задач, причем кажда   чейка матрицы формирователей совместимости задач содержит элемент 2И-ИПИ, кажда   чейка, лежаща  на диагонали и под диагональю матрицы формирователей совместимости, содержит триггер , Сущность изобретени  заключаетс  в обобщении реализуемь:х моделей диспетчеризации св занных задач. Помимо отношени  предшествовани  задач, заданного графом, вводитс  отношение совместимости, определ ющее возмож ность или невозможность одновременного использовани  задачами ресурсов системы. 1 ил. (П

Description

00

4; to

оо

00

Изобретение относитс  к вычислительной технике и предназначено дл  функционировани  в составе мультипроцессорной ЭВМ дл  автоматического выбора очередной программы из множества программ со структурой, заданной ацикличным ориентированным графом , а также дл  автоматического синтеза расписаний работ и  вл етс  до- полнительным к авт. св. № 940164.

Целью изобретени   вл етс  оптимизаци  распределени  заданий с учетом совместимости задач, вход щих в данное задание.

Сущность изобретени  заключаетс  в обобщении реализуемых моделей диспетчеризации св занных задач благодар  введению матрицы совместимости, регистра текущих обрабатьшаемых . задач и п той группы элементов И. Помимо отношени  предшествовани  задач, заданного графом, вводитс  отношение совместимости, определ ющее возможность или.невозможность одновременного использовани  задачами ресурсов системы.

На чертеже изображена структурна  схема устройства.

Устройство содержит матричную мо- дель 1 сети в составе триггеров 2, .группу элементов ИПИ-НЕ 3, группу элементов И 4, группу счетчиков 5, группу триггеров 6, группу элементов

устанавливаютс  в единичное состо ние , если есть информационна  св зь из одной вершины в другую. Соответствующий триггер 2 определ етс  пере- сечение м строки и столбца. Аналогично устанавливаютс  в единичное сое- то ние триггеры 26, если соответствующие задачи совместимы.

Триггеры 2 и 26, а также триггеры 6, 9 и 19 и счетчики 8 наход тс  в нулевом состо нии (цепи установки начальных состо ний не указаны). В счетчики 5 соответствующих вершин графа занос тс  числа импульсов, дополн ющие веса до полной емкости счетчиков.

После занесени  исходной информации на входах элементов ИЛИ-НЕ 3, объедин ющих выходы триггеров 2 в строках, соответствующих конечным вершинам графа, будут 1.

Первоначально в устройстве происходит определение величин максимальных путей, св зьшающих данные вершины с конечными Сформируютс  значени  уровней вершин). При этом пусковой сигнал на входе 20 схемы 17 начального пуска запускает генератор 15, с выхода которого импульсы поступают на входы.элементов И 4 и 7, а далее на все счетчики 8, так как в исходном состо нии все триггеры 6. наход тс  в нулевом состо нии, а соот

И 7, группу счетчиков 8, группу триг-, ветствующие входы элементов И 7 под- геров 9, группу элементов И 10, ре- ключены к нулевым выходам триггеров 6.

гистр 11 выбранных верщин, регистр 12 приоритета, группу элементов И 13 шифратор 14, генератор 15 тактовых импульсов, элемент И 16, схему 17 начального пуска, элемент И 18, триггер 19, пусковой вход 20 устройства, информационные входы 21 устройства, выход 22 устройства. -Генератор 15, элементы И 16 и 18, схема 17 начального пуска и триггер 19 образуют блок 23 управлени . Кроме того, устройство содержит регистр 24 текущей задачи, матрицу 25 формирователей совместимости задач, состо ющую из .триггеров 26, элементов И-ИЛИ 27, группу элементов И 28, входы 29 устройства ,  чейки 30 матрицы 25.

Устройство работает следующим образом .

Первоначально в модель 1 заноситс  информаци  о топологии моделируемого графа. При этом триггеры 2, которые  вл ютс  формировател ми дуг.

5

п

0

5

Кроме того, счетные импульсы поступают через элементы И 4 на те счетчики 5, дл  которых триггеры 2 одноименной строки матрицы 1 наход тс  в нулевом состо нии. Поэтому на выходе соответствующих элементов ИЛИ-НЕ 3 по вл етс  высокий потенциал, благодар  чему на соответствующем входе одноименного элемента И 4 будет 1. Отсчитав число импульсов, пропорциональное весу моделируемой вершины, счетчик 5 переполн етс , сигнал переполнени  устанавливает в единичное состо ние соответствующий триггер 6, а все триггеры 2 в данном столбце матричной модели сети 1 - в нулевое состо ние. Переброс триггера 6 в единичное состо ние обеспечивает прекращение подачи счетных импульсов через элемент И 7 на вход счетчика 8, в котором фиксируетс  код максимального пути из данной вершины до конечной вершины графа.

Рассмотренные действи  продолжаютс  до тех пор, пока на выходах всех триггеров 6 не будут присутствовать низкие потенциалы. На выходе элемента 18 будет низкий потенциал, в результате чего прекращаетс  по- дача счетных импульсов с выхода генератора 15 через элемент И 16 на входы элементов И 4 и 7.

С выхода триггера 19 высокий потенциал подаетс  на управл ющий вхо шифратора 14, который обеспечивает по вление высокого потенциала на одном или нескольких своих выходах, которые соответствуют максимальному коду, хран щемус  на одноименном счетчике 8 при условии, что соответствующа  этому счетчику задача совместима с каждой из текущих выполн  щихс  задач (в противном случае выдача кода счетчика блокируетс  нулевым сигналом на третьем входе сооветствующих элементов И 10). В результате в регистре 12 устанавливаетс  код, определ ющий задачи (если таковые есть), которые могут выполн тьс  с учетом ограничений на совместимость . Если в регистре 12 имеетс  хот  бы одна единица,- то это значит, что задача,определ ема  номром данного единичного разр да, может назначатьс  на обработку (информаци  из регистра 12 поступает на выход 22 и далее на вход ЭВМ-диспетчера ). Если в регистре 12 нулевой код, то при отсутствии текущих выполн емых задач это значит, что обрботка графа завершена, т.е. предпол

гаетс ,-что ЭВМ-диспетчер посто нно ведет информацию о текущих выполн ет мых зада:чах, что позвол ет распознавать подобные ситуации. Кроме того, при наличии нескольких единиц в регистре 12 требуетс  последовательна  выборка задач на обработку, например , первой выбираетс  задача с минимальным номером разр да в регистре 12, причем после того,как выбор текущей задачи сделан, ЭВМ-диспетчер

Устройство дл  распределени  за ний процессорам по авт.св. № 94016 отличающее с  тем, что с целью оптимизации распределени  заданий с учетом совместимости за дач, ВХОДЯ1ЦИХ в данное задание, в устройство введены регистр текущей задачи, п та  группа элементов И и матрица формирователей совместимос ти задач, кажда   чейка матрицы фо мирователей, совместимости задач с держит элемент 2И-ШШ, кажда   чей ка, лежаща  на диагонали и под дн гональю матрицы формировател  совм тимости задач, дополнительно содер жит триггер, выход регистра текущей задачи соединен с инверсным вх дом первого элемента И каждого эле мента 2И-ИЛИ одноименной строки ма рицы формирователей совместимости дач и с первым входом второго элем та И того же элемента 2И-ИЛИ, выхо триггера каждой  чейки каждого ст ца матрицы формирователей совмести мости задач соединен с вторым вход второго элемента И элемента 2И-ИПИ своей  чейки, выход триггера ij-й

40

по вторым входам усройства устанавли-  чейки матрицы соединен с вторым

вает в регистре 24 текущих обрабатываемых задач код,, наличие единицы в соответствующем разр де которого определ ет , что задача обрабатываетс . С учетом состо ни  регистра 24 устанавливаетс  нулевой уровень на выходе тех элементов И 28 п той группы, которые определ ют несовместные по

обрабатьшаемой

отношению к обрабатываемым задачи, тем самым эти задачи временно исключаютс  из пол  зрени  ЭВМ-диспетчера . Затем ЭВМ-диспетчер записывает в соответствующий номеру выбранной задачи разр д регистра 11 выбранных верщин единицу. В результате на выходе элемента 13 будет высокий потенциал , по которому триггер 9 переходит в единичное состо ние, подача кода, соответсвующего выбранной задаче счетчика 8, на входы шифратора 14 прекращаетс  и на регистре 12 записываетс  другой код, по которому ЭВМ- диспетчер выбирает нереализованные программы. Изменение состо ни  регистра 24 должно выполн тьс  также после каждого очередного завершени  задачи.

Claims (1)

1. Формула изобретени 

   о обрабатьшаемой

   5

   0

   Устройство дл  распределени  заданий процессорам по авт.св. № 940164, отличающее с  тем, что, с целью оптимизации распределени  заданий с учетом совместимости задач , ВХОДЯ1ЦИХ в данное задание, в устройство введены регистр текущей задачи, п та  группа элементов И и матрица формирователей совместимости задач, кажда   чейка матрицы формирователей , совместимости задач содержит элемент 2И-ШШ, кажда   чейка , лежаща  на диагонали и под дна- - гональю матрицы формировател  совместимости задач, дополнительно содержит триггер, выход регистра текущей задачи соединен с инверсным входом первого элемента И каждого элемента 2И-ИЛИ одноименной строки матрицы формирователей совместимости за;- дач и с первым входом второго элемен та И того же элемента 2И-ИЛИ, выход триггера каждой  чейки каждого столЬ- ца матрицы формирователей совместимости задач соединен с вторым входом второго элемента И элемента 2И-ИПИ своей  чейки, выход триггера ij-й

   0

   входом второго элемента 2И-ИЛИ ij-й  чейки матрицы, где ,..., п - номер столбца матрицы формирователей совместимости задач; , ..., п - но- мер строки матрицы формировател  совместимости задач, выходы элементов 2И-ИЛИ каждого столбца матрицы формирователей совместимости задач