SU1370668A1 - Redundancy storage - Google Patents
Redundancy storage Download PDFInfo
- Publication number
- SU1370668A1 SU1370668A1 SU853874953A SU3874953A SU1370668A1 SU 1370668 A1 SU1370668 A1 SU 1370668A1 SU 853874953 A SU853874953 A SU 853874953A SU 3874953 A SU3874953 A SU 3874953A SU 1370668 A1 SU1370668 A1 SU 1370668A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- address
- block
- group
- shaper
- Prior art date
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть применено дл резервировани всех типов схем пам ти. Целью изобретени вл етс повышение информационной емкости устройства. Устройство содержит основной 1 и резервный матричные накопители , блоки 3, 8 выбора строки. блок 4 выбор а столбца, дополнительный матричный накопитель 5, формирователь сигнала считывани , мультиплексор 7, формирователь 9 сигналов смены адреса, формирователь 10 управл ющих сигналов чтени . В устройстве количество одновременно резервируе- - мых чеек определ етс количеством , адресных сигналов, поступающих на вход блока 8. При наличии одного адресного сигнала могут быть зарезервированы 2 чейки пам ти, двух- 4 чейки, трех-8 чеек, т.е. 2 чеек . (где п - число адресных сигналов блока 8) . При этом используетс всегр. один резервный столбец. Увеличение количества резервируемых чеек дает возможность повысить процент выхода годных кристаллов. 2 ил. i (ЛThe invention relates to computing and can be applied to backup all types of memory circuits. The aim of the invention is to increase the information capacity of the device. The device contains the main 1 and backup matrix drives, blocks 3, 8 row selection. block 4, selection of a column, additional matrix storage 5, read signal generator, multiplexer 7, address change signal generator 9, address control signal generator 10. In the device, the number of simultaneously reserved cells is determined by the number of address signals arriving at the input of block 8. In the presence of one address signal, 2 memory cells, 2–4 cells, 3–8 cells, i.e. 2 cells (where n - the number of address signals of block 8). It is used all the way. one spare column. Increasing the number of reserved cells makes it possible to increase the percentage of yield of suitable crystals. 2 Il. i (L
Description
лl
со with
оabout
Од О)Od O)
0000
ВихWih
Фи(. IFi (. I
Изобретение относитс к вычислительной технике и может быть применено дл резервировани всех типов схем пам ти.The invention relates to computing and can be applied to backup all types of memory circuits.
Целью изобретени вл етс повышение информационной емкости устройства .The aim of the invention is to increase the information capacity of the device.
На фиг. 1 представлена схема резервированного запоминающего устройства; на фиг. 2 - временна диаграмма .FIG. 1 is a diagram of a redundant storage device; in fig. 2 - time diagram.
Устройство содержит основной 1 и резервный 2 матричные накопители, первый блок 3 выбора строки, блок 4 выбора столбца, дополнительный матричный накопитель 5, формирователь 6 сигналов считывани , мультиплексор 7, второй блок 8 выбора строки, формирователь 9 сигналов смены адреса, формирователь 10 управл ющих сигналов чтени .The device contains the main 1 and backup 2 matrix drives, the first row selector 3, the column selector 4, the additional matrix store 5, the read signal generator 6, the multiplexer 7, the second row selector 8, the address change signal generator 9, the control driver 10 read signals.
Устройство работает следующим образом . Резервный накопитель 2 разбитThe device works as follows. Backup 2 is broken
на группы строк. Число групп в столб- 25 группы устройства, поступающих на це равно п и определ етс количеством вход второго блока 8 выбора строки.on groups of lines. The number of groups in a column is 25 device groups arriving at a circuit equal to n and is determined by the number of inputs of the second row selector 8.
ПриWith
управл ющих входов первой группы устройства , поступающих на второй блок 8 выбора строки. Одна строка дополнительного матричного накопител 5 соответствует одной группе строк в основном матричном накопителе 1 и резервирует эту группу в резервном накопителе 2. Дешифратор столбцевых шин (не показан) опрашивает оба накопител - основной и резервный. Допустим имеетс бракованна чейка на пересечении третьей строки X и первого столбца Y в накопителе 1. Производим запись информации о браке в чейку, наход щуюс на пересечении первой строки X и первого столбца Y и дополнительном накопителе 5. Второй брак находитс на пересечении двенадцатой строки и дев того столбца в накопителе 1. Производим запись информации о браке в чейку, наход щуюс на пересечении Z строки X и дев того столбца Y в дополнительном накопителе 5 и т.д. согласно фиг. 1.control inputs of the first group of the device, arriving at the second block 8 row selection. One row of additional matrix drive 5 corresponds to one group of rows in the main matrix drive 1 and reserves this group in backup drive 2. A busbar decryptor (not shown) polls both drives — primary and backup. Suppose there is a defective cell at the intersection of the third row X and the first column Y in drive 1. Write the marriage information to the cell located at the intersection of the first row X and the first column Y and the additional accumulator 5. The second defect is at the intersection of the twelfth row and maidens that column in drive 1. We record the marriage information in the cell located at the intersection of Z row X and the ninth column Y in additional drive 5, and so on. according to FIG. one.
30thirty
3535
4040
4545
наличии одного адресного сигнал могут быть зарезервированы 2 чейки пам ти, двух - 4 чейки, трех - 8 чеек , т.е. 2 чеек (где п - число адресных сигналов второго блока 8 выбора строк. При этом используетс все-- го один резервный столбец. Увеличение количества резервируемых чеек даст возможность повысить процент выхода годных кристаллов.the presence of one address signal can be reserved 2 memory cells, two - 4 cells, three - 8 cells, i.e. 2 cells (where n is the number of address signals of the second block of row selection 8. This uses the entire one reserve column. Increasing the number of reserved cells will make it possible to increase the yield percentage of suitable crystals.
формула изобретени invention formula
Резервированное запоминающее устройство , содержащее основной и резервный матричные накопители, первЕлй блок выбора строки, блок выбора-, столбца, причем выходы первого блока выбора строки соединены со строчными входами выборки основного и резервного матричных накопителей, входы первого блока выбора строки вл ютс адресными входами первой группы устройства , входы блока выбора столбцаA backup storage device containing the main and backup matrix drives, the first row selection block, the select- and column block, the outputs of the first row selection block are connected to the row inputs of the main and backup matrix drives, the inputs of the first row selector block are the address inputs of the first group devices, column selector inputs
При смене адресного сигнала форми- вл ютс адресными входами второй рователь сигнала смены адреса выраба- группы устройства, выходы первой тывает сигнал смены адреса, который группы блока выбора столбца соедине- устанавливает нулевой потенциал на выходе дополнительного накопител 5When changing the address signal, the second rotater of the address change signal of the device group is generated by the address inputs, the output of the first one is signaled by the address change signal, which the group of the column selector block of the connection sets zero potential at the output of the additional storage device 5
5555
(фиг. 2). .(Fig. 2). .
Одновременно блоки выбора строк производ т выбор строки в основном и резервном накопител х, а блок выбораAt the same time, row selector blocks select the row in the main and backup accumulators, and the selector block
ны со столбцовыми входами выборки основного матричного накопител .with the column inputs of the main matrix storage sample.
отличающеес тем, что, с целью повьппени информационной емкости устройства, в него введены формирователь сигналов смены адреса.characterized in that, in order to increase the information capacity of the device, a shaper of address change signals is inserted into it.
00
5five
00
столбцов выбирает столбцы на обоих накопител х.columns selects columns on both accumulators.
Если чейка не была забракована и сигнал о наличии брака не был записан , то на выход дополнительного накопител 5 (момент времени t на фиг. 2) поступит положительный потенциал , который подключит выход устройства к первому информационному входу, т.е. к выходу дополнительного накопител 5.If the cell has not been rejected and the signal about the presence of marriage has not been recorded, then the output of additional storage device 5 (time t in Fig. 2) will receive a positive potential, which will connect the device output to the first information input, i.e. to the output of additional storage 5.
Если чейка была забракована, то в дополнительный накопитель 5 будет записан сигнал брака и на выходе в момент времени t будет установлен нулевой потенциал, который через формирователь 6 сигналов считывани подключит выход устройства к второму информационному входу, т.е. к выходу резервного столбца.If the cell was rejected, then the reject signal will be recorded in the additional accumulator 5 and the output potential at time t will be set to zero potential, which will connect the device output to the second information input through the read signal generator 6, i.e. to the output of the backup column.
Количество одновременно резервируемых чеек определ етс количеством адресных сигналов входов первойThe number of simultaneously reserved cells is determined by the number of address signals of the inputs of the first
ПриWith
00
5five
00
5five
наличии одного адресного сигнал могут быть зарезервированы 2 чейки пам ти, двух - 4 чейки, трех - 8 чеек , т.е. 2 чеек (где п - число адресных сигналов второго блока 8 выбора строк. При этом используетс все-- го один резервный столбец. Увеличение количества резервируемых чеек даст возможность повысить процент выхода годных кристаллов.the presence of one address signal can be reserved 2 memory cells, two - 4 cells, three - 8 cells, i.e. 2 cells (where n is the number of address signals of the second block of row selection 8. This uses the entire one reserve column. Increasing the number of reserved cells will make it possible to increase the yield percentage of suitable crystals.
формула изобретени invention formula
Резервированное запоминающее устройство , содержащее основной и резервный матричные накопители, первЕлй блок выбора строки, блок выбора-, столбца, причем выходы первого блока выбора строки соединены со строчными входами выборки основного и резервного матричных накопителей, входы первого блока выбора строки вл ютс адресными входами первой группы устройства , входы блока выбора столбцаA backup storage device containing the main and backup matrix drives, the first row selection block, the select- and column block, the outputs of the first row selection block are connected to the row inputs of the main and backup matrix drives, the inputs of the first row selector block are the address inputs of the first group devices, column selector inputs
вл ютс адресными входами второй группы устройства, выходы первой группы блока выбора столбца соедине- are the address inputs of the second device group, the outputs of the first group of the column selector block
вл ютс адресными входами второй группы устройства, выходы первой группы блока выбора столбца соединare the address inputs of the second device group, the outputs of the first group of the column selector block
ны со столбцовыми входами выборки основного матричного накопител .with the column inputs of the main matrix storage sample.
отличающеес тем, что, с целью повьппени информационной емкости устройства, в него введены формирователь сигналов смены адреса.characterized in that, in order to increase the information capacity of the device, a shaper of address change signals is inserted into it.
дополнительньй матричный накопитель, формирователь управл ющих сигналов чтени , формирователь сигналов считывани , мультиплексор и второй блок выбора строки, причем выходы второй группы блока выбора столбца соединены со столбцовыми входами выборки дополнительного матричного накопител , строчные входы выборки которогоan additional matrix storage device, a read control signal generator, a read signal generator, a multiplexer and a second row selector unit, with the outputs of the second group of the column selector unit connected to the column inputs of the additional matrix accumulator, the row inputs of which
соединены с выходами второго блока- выборки строки, выходы основного матричного накопител соединены с первым информационным входом мультиплексора , второй информационный вход ко- 15 полнительного матричного накопител торого подключен к выходу резервно- и выход формировател управл ющих го матричного накопител , управл ющий сигналов подключены к входу формиро- вход мультиплексора соединен с выходом формировател сигналов считывани , выход мультипле1;сора вл етс информационным выходок устройства, одни из адресных входор первой пы устройства соединены с входами второго блока выбора строки и входами первой группы формировател сигналов смены адреса, входы второй группы которого соединены с адресными входами второй группы устройства, выход формировател сигналов смены адреса соединен с входом формировател управл ющих сигналов, выходы довател сигналов считывани .connected to the outputs of the second block sampling row, the outputs of the main matrix accumulator are connected to the first information input of the multiplexer, the second information input of the additional matrix accumulator is connected to the output of the backup and the output of the control matrix accumulator, the control signals are connected to the input the shape input of the multiplexer is connected to the output of the read signal generator, the output of the multiplex1; a litter is an informational device trick, one of the address inputs of the first The device s are connected to the inputs of the second row selector and the inputs of the first group of the address change signal generator, the inputs of the second group of which are connected to the address inputs of the second group of the device, the output of the address change signal generator is connected to the input of the control signal generator, the output of the read signal generator.
иand
Лл УпLL Pack
и (and (
Нет 5ракаNo 5th time
Вб/.5W / 5
иand
Информаци Information
полнительного матричного накопител и выход формировател управл ющих сигналов подключены к входу формиро- the additional matrix accumulator and the output of the control signal generator are connected to the input of the
ходом формировател сигналов считывани , выход мультипле1;сора вл етс информационным выходок устройства, одни из адресных входор первой пы устройства соединены с входами второго блока выбора строки и входами первой группы формировател сигналов смены адреса, входы второй группы которого соединены с адресными входами второй группы устройства, выход формировател сигналов смены адреса соединен с входом формировател управл ющих сигналов, выходы дополнительного матричного нак и выход формировател управл сигналов подключены к входу by the read signal generator, the output multiplex1; a copy is an informational device trick; one of the address inputs of the first device is connected to the inputs of the second row selector and the inputs of the first group of address change signals, the inputs of the second group of which are connected to the address inputs of the second group of devices, the output of the address change signal generator is connected to the input of the control signal generator, the outputs of the additional matrix input and the output of the control signal generator are connected to the input do
вател сигналов считывани .Signal reader clock.
trtr
iiii
XX
гg
Б1закB1zak
с блоктwith block
Инфорпаци с блока ZInformation from block Z
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU853874953A SU1370668A1 (en) | 1985-03-22 | 1985-03-22 | Redundancy storage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU853874953A SU1370668A1 (en) | 1985-03-22 | 1985-03-22 | Redundancy storage |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1370668A1 true SU1370668A1 (en) | 1988-01-30 |
Family
ID=21169751
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU853874953A SU1370668A1 (en) | 1985-03-22 | 1985-03-22 | Redundancy storage |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1370668A1 (en) |
-
1985
- 1985-03-22 SU SU853874953A patent/SU1370668A1/en active
Non-Patent Citations (1)
| Title |
|---|
| Электроника, 1984, № 15, с.39. Электроника, 1980, № 20, с. 34, рис. 9. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4807191A (en) | Redundancy for a block-architecture memory | |
| US5831989A (en) | Memory testing apparatus | |
| JP3099931B2 (en) | Semiconductor device | |
| US5371708A (en) | FIFO-type semiconductor device | |
| JPS61107448A (en) | Memory system | |
| EP1191543A2 (en) | Semiconductor memory device | |
| JPH11144464A (en) | Semiconductor memory device and its driving method | |
| JPH0748301B2 (en) | Semiconductor memory device | |
| SU1370668A1 (en) | Redundancy storage | |
| US6137736A (en) | Semiconductor memory device | |
| JP3655956B2 (en) | Integrated circuit occasional write / read memory | |
| US5644543A (en) | Semiconductor memory apparatus having sense amplifiers connected to both ends of a pair of bit lines | |
| SU1392594A1 (en) | Single-bit stack | |
| SU1195391A1 (en) | Redundant storage | |
| SU1596393A1 (en) | Decoder | |
| JP3741225B2 (en) | Semiconductor memory device | |
| JPS6069891A (en) | Semiconductor memory device | |
| SU1418811A2 (en) | Multichannel memory | |
| SU957273A1 (en) | Storage device with data correction | |
| SU1456969A1 (en) | Image storing device | |
| SU849304A1 (en) | Fixed storage with information correction | |
| SU907582A1 (en) | Associative storage device | |
| SU1305776A1 (en) | Storage with sequential writing and reading | |
| SU907587A1 (en) | Information-correcting storage device | |
| SU959159A1 (en) | On-line storage |