SU1368958A2 - Generator of uniformly distributed pseudorandom values - Google Patents
Generator of uniformly distributed pseudorandom values Download PDFInfo
- Publication number
- SU1368958A2 SU1368958A2 SU864089777A SU4089777A SU1368958A2 SU 1368958 A2 SU1368958 A2 SU 1368958A2 SU 864089777 A SU864089777 A SU 864089777A SU 4089777 A SU4089777 A SU 4089777A SU 1368958 A2 SU1368958 A2 SU 1368958A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- group
- elements
- outputs
- output
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к вычислительной технике и способствует повышению точности формировани заданного закона распределени псевдослучайных реличин. Устройство содержит генераторы 1 и 3 запщщающих импульсов , элементы 2, 7 и 13 задержки. элемент ИЛИ 4, триггер 5, генератор 6 тактовых импульсов, счетчик 8,группу 9 элементов И, блок 10 регистров пам ти, блок 1I из N групп по N элементов И в группе, N элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 12, блок 14 сравнени и регистр 15 пам ти. В генератор дополнительно введены блок 16 сравнени , регистры 17 и 20 пам ти, умножитель 18, группа 19 элементов ИЛИ, группа 21 элементов И, элемент ИЛИ 22, датчик 23 случайных чисел, вычислительный блок 24 и элемент 25 задержки, Благодар этому возможные значени закона распределени псевдослучайных величин занимают случайное положение возле равномерно распределенных точек с детерминироранными координ тами. 1 ил. Л -/fr/ i. rf сл со а ас ;о ел 00 гчThe invention relates to computing and contributes to improving the accuracy of the formation of a given law of distribution of pseudo-random religions. The device contains the generators 1 and 3 puschschuschih pulses, the elements 2, 7 and 13 delay. element OR 4, trigger 5, generator 6 clock pulses, counter 8, group 9 elements AND, memory register block 10, block 1I of N groups of N elements AND in the group, N elements EXCLUSIVE OR 12, block 14 of comparison and register 15 memory In addition, a comparison block 16, registers 17 and 20 of memory, a multiplier 18, a group of 19 OR elements, a group of 21 AND elements, an OR 22 element, a random number sensor 23, a computing unit 24 and a delay element 25 are introduced into the generator. Thanks to this, the possible values of the law pseudorandom variable distributions occupy a random position near uniformly distributed points with deterministic coordinates. 1 il. L - / fr / i. rf sl so a as; about ate 00 gh
Description
Изобретение относитс к импульсной технике и может быть использовано в вычислительной технике и вл етс усовершенствованием известного изобретени по авт. ев, № 1202038,The invention relates to a pulse technique and can be used in computing and is an improvement of the known invention by the author. Ev, No. 1202038,
Цель изобретени - повышение точности формировани заданного закона распределени псевдослучайных величин .The purpose of the invention is to improve the accuracy of the formation of a given law of distribution of pseudorandom variables.
На чертеже представлена функциональна схема генератора равномерно распределенных псевдослучайных величин .The drawing shows a functional diagram of the generator of uniformly distributed pseudo-random variables.
Генератор содержит первый генератор 1 запускающих импульсов, первый элемент 2 задержки, второй генератор 3 запускающих импульсов, первьй элемент ИЛИ 4, триггер 5, генератор 6 тактовых импульсов, второй элемент 7 задержки, счетчик 8, первую группу 9 элементов И, блок 10 регистров пам ти , блок 11 из N групп по N элементов И в группе, N элементов ИСКПЮЧАЮ ЩЕ ИЛИ 12, третий элемент 13 за- держки, первый блок 14 сравнени , первый регистр 15 пам ти, второй блок 16 сравнени , второй регистр 17 пам ти , уг- но ;итель 18, группу 19 элементов ИЛИ, реткй регистр 20 пам ти, вторую группу 21 элементов И, второй элемент И. ТИ 22, датчик 23 случайных чисел, вычислитель {Ы блок 24, четвертый элемент 25 задержки, выход которого соединен с пepвы И входами элементов И вгопой группы 21 элементов И, Бьгходы которых соединены с соответствующими входами первой группы входов умножител 18, выходы котороThe generator contains the first generator 1 trigger pulses, the first delay element 2, the second generator 3 trigger pulses, the first element OR 4, the trigger 5, the generator 6 clock pulses, the second delay element 7, the counter 8, the first group 9 And elements, the block 10 of the memory registers ti, block 11 of N groups of N elements AND in a group, N elements of the TARGET ALREADY OR 12, the third delay element 13, the first comparison block 14, the first register 15 of memory, the second block 16 of comparison, the second register 17 of memory, itel 18, group of 19 elements OR, retkey register 20 memory, w I have a group of 21 elements And, a second element I. TI 22, a sensor 23 of random numbers, a calculator {S block 24, a fourth element 25 of delay, the output of which is connected to the first and the inputs of the elements And a group of 21 elements And, Bhodhody are connected to the corresponding inputs the first group of inputs of the multiplier 18, the outputs of which
00
5five
5 five
00
00
5five
ход которого соединен с вторым входом второго элемента ИЛИ 22, Выход первого генератора 1 запускающих импульсов соединен с соответствующими входами второй группы входов группы 19 элементов ИЛИ и с соответствуто1цими входами второго регистра 17 пам ти, выходы которого соединены с соответствующими входами второй группы входов умножител 18. Выходы счетчика 8 соединены с соответствующими входами второй группы входов второго блока 16 сравнени . Выходы N элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 12 соединены с соответствующими входами третьей группы входов вычислительного блока 24.the stroke of which is connected to the second input of the second element OR 22; The output of the first generator 1 triggering pulses is connected to the corresponding inputs of the second group of inputs of the group 19 of the OR elements and to the corresponding inputs of the second memory register 17, the outputs of which are connected to the corresponding inputs of the second group of inputs of the multiplier 18. The outputs of the counter 8 are connected to the corresponding inputs of the second group of inputs of the second comparison unit 16. The outputs of the N elements EXCLUSIVE OR 12 connected to the corresponding inputs of the third group of inputs of the computing unit 24.
Входы каждого иэ N элементов ИС- КШОЧАЮПШЕ ИЛИ 12 соединены с соответствующими выходами элементов И блока 11 из N групп по N элементов И в группе, первые входы элементов И каждой из групп которого соединены с выходом соответствующего элемента И группы 9, первые входы элементов И которой соединены с выходами соот- ветствуюш 1Х разр дов счетчика Вис первой группой входов первого блока 14 сравнени , втора группа входов которого соединена с вькодами первого регистра 15 пам ти, соответствующие установочные входы триггеров которого соединены с установочным входом счетчика 8, установочным входом 5лока 10 регистров пам ти, входом первого элемента 2 задержки и выходом первого генератора 1 запускающих импульсов , вход которого соединен сThe inputs of each of the N elements of the IC-HUCHAPSE or 12 are connected to the corresponding outputs of the elements AND block 11 of the N groups of N elements AND in the group, the first inputs of the elements AND each of the groups of which are connected to the output of the corresponding element And group 9, the first inputs of the elements AND connected to the outputs of the corresponding 1X bits of the VIS counter by the first group of inputs of the first comparison unit 14, the second group of inputs of which are connected to the codes of the first register 15 of the memory, the corresponding setup inputs of the flip-flops are connected to the mouth The setting input of the counter 8, the installation input 5 of the 10 memory registers, the input of the first delay element 2 and the output of the first generator 1 trigger pulses, the input of which is connected to
го соединены с соответствующими входа- д второго генератора 3 запускаюми первой группы входов группы 19 элементов ИЛИ, выходы которой соединены с соот-четствующими входами третьего регистра 10 пам ти, выходы которого соединены с вторыми входами соответствуюпщх элементов И второй группы 211 элементов И, соответствую- цими входами первой группы входов второго блока 16 сравнени , соответствующими входами первой группы входов вычислительного блока 24, входы второй группы входов которого соединены с соответствующлми выходами датчика 23 случайных чисел, вход которого соединен с выходом второго элемента ИЛИ 22, первый вход которого соединен с входом четвертого элемента 25 задержки и первым выходом второго блока 16 сравнени , второй вы-45It is connected to the corresponding inputs of the second generator 3 by start-ups of the first group of inputs of the group of 19 OR elements, whose outputs are connected to the corresponding inputs of the third memory register 10, the outputs of which are connected to the second inputs of the corresponding AND elements of the second group of 211 AND elements, the corresponding These inputs of the first group of inputs of the second comparison unit 16, the corresponding inputs of the first group of inputs of the computing unit 24, the inputs of the second group of inputs of which are connected to the corresponding outputs of the sensor 23 case ynyh numbers, whose input is connected to the output of the second OR gate 22, a first input coupled to an input of the fourth delay element 25 and the first output of the second comparator unit 16, a second 45-you
5555
пщх импульсов, выход последнего через первый элемент ШШ 4 соединен с первым входом триггера 5, второй вход которого соединен с вькодом первого элемента 2 задержки. Выход первого блока 14 сравнени через второй элемент 7 задержки соединен с вторьтм входом первого элемента 4. Вь;лод триггера 5 соединен с входом генератора 6 1-акговых импульсов, рьгкод которого соединен с входом синхроан а- 1ШИ счетчика 8 непосредственно, а с БТС ; ым1 . входами элементов И группы 9 - через третий элемент 13 задержки, Гн-1ходы регистров блока 10 регистров пам ти соединены с вторыми входами элементов И соответствующей группы элементов И блока 11 иэ N групп по rJ элементов И р группе.psxh impulses, the output of the latter through the first element SHS 4 is connected to the first input of the trigger 5, the second input of which is connected to the code of the first element 2 of the delay. The output of the first comparison unit 14 is connected via the second delay element 7 to the second input of the first element 4. Vy; the trigger trigger 5 is connected to the input of the generator 6 1-pulses, the output code of which is connected to the input of the clock 8 of the counter 8, and to the BTS; Im1. the inputs of elements AND of group 9 — through the third element 13 of the delay; GN-1 inputs of registers of block 10 of memory registers are connected to the second inputs of elements AND of a corresponding group of elements AND of block 11 and N groups of rJ elements and p groups.
5five
5five
пщх импульсов, выход последнего через первый элемент ШШ 4 соединен с первым входом триггера 5, второй вход которого соединен с вькодом первого элемента 2 задержки. Выход первого блока 14 сравнени через второй элемент 7 задержки соединен с вторьтм входом первого элемента 4. Вь;лод триггера 5 соединен с входом генератора 6 1-акговых импульсов, рьгкод которого соединен с входом синхроан а- 1ШИ счетчика 8 непосредственно, а с БТС ; ым1 . входами элементов И группы 9 - через третий элемент 13 задержки, Гн-1ходы регистров блока 10 регистров пам ти соединены с вторыми входами элементов И соответствующей группы элементов И блока 11 иэ N групп по rJ элементов И р группе.psxh impulses, the output of the latter through the first element SHS 4 is connected to the first input of the trigger 5, the second input of which is connected to the code of the first element 2 of the delay. The output of the first comparison unit 14 is connected via the second delay element 7 to the second input of the first element 4. Vy; the trigger trigger 5 is connected to the input of the generator 6 1-pulses, the output code of which is connected to the input of the clock 8 of the counter 8, and to the BTS; Im1. the inputs of elements AND of group 9 — through the third element 13 of the delay; GN-1 inputs of registers of block 10 of memory registers are connected to the second inputs of elements AND of a corresponding group of elements AND of block 11 and N groups of rJ elements and p groups.
Генератор равномерно распределенных псевдослучайных величин работает следующим of. paaoM.The generator of uniformly distributed pseudorandom variables operates as follows of. paaoM.
При включении устройства управл ющее напр жение подаетс на первьпЧ 1 и второй 3 генераторы запускающих импульсов. При этом второй генератор 3 запускающих импульсов вырабатывает импульс, который через первый элемент ИГО 4 поступает на вход установки в нуль триггера 5 и устанавливает его в нулевое состо ние. После задержки на врем переходных процессов в триггере 5 первый генератор 1 запускающих импульсов также вырабатывает импульс, который обнул ет счетчик 8 и устанавливает в соответствующие состо ни триггеры блока 10 регистров пам ти, первого 15, второго 1 7 и третьего 20 регистров пам ти При этом в регистре 15 пам ти устанавливаетс число т, соответствующее числу точек, которые должны быть сформированы генератором равномерно распределенных псевдослучайных величин , что обеспечиваетс соответствующим соединением выхода генератора 1 запускающих импульсов с входами триггеров регистра 15 пам ти. Анало- гичньм образом в регистре 17 пам ти устанавливаетс число 2, а в регистре 20 пам ти устанавливаетс число 1 что обеспечиваетс соответствующим соединением выхода генератора 1 запускающих импульсов с входами регистра 20 пам ти через группу 19 элементов ИЛИ.When the device is turned on, the control voltage is applied to the primary frequency generator 1 and the second 3 trigger pulse generators. In this case, the second generator 3 of trigger pulses generates a pulse, which, through the first element of the IGO 4, enters the input of the setting at zero of the trigger 5 and sets it to the zero state. After a delay of transient time in trigger 5, the first generator 1 of trigger pulses also generates a pulse, which zeroes the counter 8 and sets the corresponding state of the trigger of block 10 of memory registers, first 15, second 1 7 and third 20 memory registers. In memory register 15, the number t is set corresponding to the number of points to be generated by the generator of uniformly distributed pseudo-random variables, which is provided by the corresponding output connection of the generator 1 repentieth pulses to the inputs of register 15 triggers the memory. In a similar way, the number 2 is set in memory register 17, and the number 1 is set in memory register 20, which is ensured by the corresponding output connection of the generator 1 triggering pulses to the memory register 20 through a group of 19 OR elements.
В регистрах блока 10 регистров пам ти устанавливаютс : в первом ре гистре число Vy 2 ; во втором V 2 и так до V 2-. Дл этого числа представл ютс в двоичном коде и установка регистров блока 10 регистров пам ти производитс установкой триггеров в единичное или нулевое состо ние аналогично регистру 15 пам ти. Кроме того, импульс с выхода генератора 1 запускающих импульсов после задержки в элементе 2 задержки на вр ем переходных процессов при записи чисел в регистры 15, 17 и 20 пам ти и регистры блока 10 регистров пам ти подаетс на второй вход триггера 5 и устанавливает его к единичное состо ние. Во второй регистр 17 пам ти записываетс число 2, в третий регистр 20 пам ти - число К j 1 1 0), В результате начинает рабо0In the registers of block 10, memory registers are set: in the first register, the number Vy 2; in the second V 2 and so on until V 2-. For this number are represented in binary code and the setting of the registers of the block 10 of the memory registers is done by setting the triggers to one or zero state similar to the register 15 of the memory. In addition, a pulse from the output of the generator 1 triggering pulses after a delay in the element 2 of the delay at the time of transients when writing numbers to the registers 15, 17 and 20 of memory and the registers of the block 10 of memory registers is fed to the second input of the trigger 5 and sets it to single state. In the second register 17 of memory the number 2 is written, in the third register of memory 20 - the number K j 1 1 0). As a result, it starts working
5five
00
5five
00
5five
00
5five
00
5five
тать генератор 6 тактовых импульсов, сигналы которого поступают на счетный вход счетчика 8, Последний формирует номера точек, каждому из которых соответствует определенное состо ние разр дов счетчика. Импульс, который подан на вход счетчика 8, после задержки в элементе 13 задержки на врем переходных процессов в счетчике, поступает на входы элементов И группы 9. Тем самым производитс опрос разр дов счетчика 8, и сигналы , соответствующие состо нию разр дов счетчика 8 поступают на входы групп блока 11 из N групп по N элементов И в группе. При этом сигнал с выхода элемента И группы 9, соответствующий первому разр ду счетчика 8, поступает на первые входы элементов И первой группы, сигнал с вькода второго элемента И группы 9 - на первые входы элементов И второй группы блока 1 1 из N групп по N элементов И в группе и т.д. Таким образом, если соответствующий разр д счетчика 8 находитс в единичном состо }1ии, то код соответствующего регистра блока 10 регистров пам ти поступает на выход блока 11 из N групп по N элементов И в группе.The generator has 6 clock pulses, the signals of which are fed to the counting input of the counter 8, the latter generates the numbers of points, each of which corresponds to a certain state of the counter bits. The pulse, which is fed to the input of the counter 8, after a delay in the delay element 13 at the transient time in the counter, enters the inputs of the AND elements of the group 9. Thus, the bits of the counter 8 are polled, and the signals corresponding to the state of the bits of the counter 8 arrive the inputs of the groups of block 11 of the N groups of N elements And in the group. The signal from the output of the element And group 9, corresponding to the first bit of the counter 8, goes to the first inputs of the elements And the first group, the signal from the code of the second element And group 9 to the first inputs of the elements And the second group of block 1 1 of N groups by N elements and in a group, etc. Thus, if the corresponding bit of the counter 8 is in the one state} 1, then the code of the corresponding register of the block 10 of the memory registers goes to the output of the block 11 of the N groups of N elements And in the group.
В элементах ИСЮТЮЧАЮЩЕЕ ИЛИ I 2, на которые поступают эти коды, производитс логическое сложение сигналов , поступающих на их входы. В ре- : ультате на выходах этих элементов формируетс опорна величина 6j , котора поступает в вычислительный блок 24 на входы третьей группы его входов.In the elements of the intrinsic OR I 2, which receive these codes, a logical sum of the signals arriving at their inputs is made. In the re-: ultate, at the outputs of these elements, the reference value 6j is formed, which enters the computing unit 24 at the inputs of the third group of its inputs.
Одновременно с этим со счетчика 8 на второй блок 16 сравнени поступает код номера точки i и число К j(1 - количество выполненных равенств кодов i Kf), содержащеес в третьем регистре 20 пам ти. При равенстве кодов i К вырабатываетс сигнал, который дает разрешение, через задержку в четвертом элементе 25 задержки, на считывание с третьего регистра 20 пам ти числа Кг, которое через вторую группу 21 элементов И поступает в умножитель 18. В последнем число К умножаетс на число 2, поступающее в умножитель 18 с второго регистра 17 пам ти. С выхода умножител 18 полученный результат К р, К j- 2 через группу 19 элементов ИЛИ заноситс в третий регистр 20 пам ти.At the same time, the code of point number i and the number K j (1 is the number of equalities of codes i Kf) contained in the third memory register 20 arrive from the counter 8 to the second comparison unit 16. If the codes i K are equal, a signal is generated that gives permission, through a delay in the fourth delay element 25, to read the number Kg from the third memory register 20, which through the second group of 21 elements And goes to the multiplier 18. In the latter, the number K is multiplied by 2, which is fed to the multiplier 18 from the second register 17 of the memory. From the output of the multiplier 18, the obtained result K p, K j - 2 through a group of 19 elements OR is entered into the third register of the 20 memory.
Сигналы с выхода второго блока 16 сраинени через второй элемент ИЛИ 22 поступают на датчик 23 случайных чисел , который вырабатывает равномерно распределенное на интервале О, 1 случайное число . В вычислительный блок 24 поступают одновременно опорна величина в- с выхода элементов ИСКЛЮЧАОДР:Е или 12, равномерно распределенное число f с датчика 23 случайных чисел и число К с третьего регистра 20 пам ти. В результате на выходе вычислительного блока 24 формируетс величинаThe signals from the output of the second block 16 through the second element OR 22 are fed to the sensor 23 random numbers, which produces a random number uniformly distributed on the interval O, 1. The computational unit 24 receives simultaneously the reference value в- from the output of the following EXHIBITAL elements: Е or 12, the uniformly distributed number f from the sensor 23 random numbers and the number K from the third memory register 20. As a result, the value of
1 one
.. 6, -ь Кр( - 2.. 6th Cr (- 2
соответствующа координате первой точки.corresponding to the coordinate of the first point.
Конструкци вычислительного блока 24 синтезирована в соответствии с вычислительным алгоритмом (микропрограммный автомат).The design of the computing unit 24 is synthesized in accordance with the computational algorithm (firmware automaton).
Процессы, описанные с момента выработки первого импульса генератором 6 тактовых импульсов, повтор ютс дл второго и последующих импульсов. В результате на выходе вычислительного блока Г.4 формируетс последова- тельчог гь неличин координат точек, номера которых последовательно формируютс счетчиком 8. При этом код с выхода счетчика 8 в течение времени работы устройсту а о ;авниваетс в блоке 1ч сраги .е.ин с кодом, записанным в регистре 15 пам ти. При равенстве кодов, 410 соответствует моменту окончани формировани координат BCfiX точек, на выходе блока А сраамени форг.шруетс импульс, который после задержки в элементе 7 задержки на врем лереходных процессов в счетчике 8 через элемент ИЛИ 4 поступает на вход установки в О триггера 5, что приводит к прекращению работы устройства,The processes described since the generation of the first pulse by the generator of 6 clock pulses are repeated for the second and subsequent pulses. As a result, at the output of the computational unit D.4, a sequence of irreducible coordinates of points, whose numbers are sequentially formed by the counter 8, is formed. At the same time, the code from the output of the counter 8 during the operation time of the device o is received in the 1h block. code recorded in memory register 15. In case of equality of codes, 410 corresponds to the moment when the coordinates of BCfiX points are formed, at the output of block A, a momentum is generated for forg. After a delay in delay element 7, the delay in the forward-running processes in counter 8 through the OR 4 element enters the set input O of trigger 5, which causes the device to stop working,
Таким образом, повьшаетс точност генерировани закона расгфеделени псевдослучайных величин, поскольку их возможные значегги занимают случайное положение возле равномерно распределенных точек с детерминированными координатами.Thus, the accuracy of generating the pseudorandom variable law of pseudorandom variables is increased, since their possible values take a random position near uniformly distributed points with deterministic coordinates.
6895868958
Ф оF o
б зобb goiter
10ten
1515
2020
2525
рмула изобретени Генератор равномерно распределенных псевдослучайных .величин по авт. св. № 1202038, отличающийс тем, что, с целью повышени точности формировани заданного закона распределени псевдослучайных величин, в него введены второй и третий регистры пам ти, второй блок сравнени , умножитель, группа элементов ИЛИ, втора группа элементов И, второй элемент ИЛИ, датчик случайных чисел, вычислительный блок и четвертый элемент задержки, выход которого соединен с первыми входами элементов И второй группы элементов И, вькоды которых соединены с соответствующими входами первой группы входов умножител , выходы которого соединены с соответствующими входами первой группы входов группы элементов ИЛИ, выходы которой соединены с соответствующими входами третьего регистра пам ти, выходы которого соединены с вторыми входами соответствующих элементов И второй группы элементов И, с соответствующими входами первой группы входов второго блока сравнени и с соответствующими входами первой группы входов вычислительного блока, вхоцы второй группы входов которого соединены с соответствующими выходами датчика случайных чисел, вход которого соединен с выходом второго элемента , первый вход которого соединен с входом четвертого элемента задержки и первым выходом второго блока сравнени , второй выход которого соединен с вторым входом второго элемента ИЛИ выход первого генератора запускающих импульсов соединен с соответствующ - ми входами второй группы входов группы элементов ИЛИ и с соответствующими входами второго регистра пам ти, выходы которого соединены с соответствующими входами второй группы входов умножител , выходы счетчила соединены с соответствующими входами gQ второй группы входов второго блока сравнени , выходы N элементов ИСКЛЮЧАЮЩЕЕ ЦТ1И соединены с соответствую- вхолр.ми третьей группы входов ЗЫЧЙС.ПЛтельного блока.Formula of the Invention A generator of uniformly distributed pseudo-random values in auth. St. No. 1202038, characterized in that, in order to increase the accuracy of forming a given law of distribution of pseudorandom variables, the second and third memory registers, the second comparison unit, the multiplier, the group of elements OR, the second group of elements AND, the second element OR, random sensor are entered into it. numbers, the computing unit and the fourth delay element, the output of which is connected to the first inputs of elements AND of the second group of elements AND, whose codes are connected to the corresponding inputs of the first group of inputs of the multiplier, the outputs of which connect En with the corresponding inputs of the first group of inputs of the group of elements OR, the outputs of which are connected to the corresponding inputs of the third memory register, the outputs of which are connected to the second inputs of the corresponding elements And the second group of elements And, with the corresponding inputs of the first group of inputs of the second comparison unit and with the corresponding inputs of the first groups of inputs of the computing unit, the inputs of the second group of inputs of which are connected to the corresponding outputs of the random number sensor, the input of which is connected to the output of the second element, the first input of which is connected to the input of the fourth delay element and the first output of the second comparison unit, the second output of which is connected to the second input of the second OR element, the output of the first generator of trigger pulses is connected to the corresponding inputs of the second group of inputs of the group of elements OR, and to the corresponding inputs the second memory register, the outputs of which are connected to the corresponding inputs of the second group of inputs of the multiplier, the outputs of the count are connected to the corresponding inputs gQ of the second group of inputs torogo comparing unit outputs N elements exclusive TST1I connected to the corresponding third group vholr.mi ZYChYS.PLtelnogo block inputs.
30thirty
4П4P
4545
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU864089777A SU1368958A2 (en) | 1986-05-13 | 1986-05-13 | Generator of uniformly distributed pseudorandom values |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU864089777A SU1368958A2 (en) | 1986-05-13 | 1986-05-13 | Generator of uniformly distributed pseudorandom values |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU1202038 Addition |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1368958A2 true SU1368958A2 (en) | 1988-01-23 |
Family
ID=21246084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU864089777A SU1368958A2 (en) | 1986-05-13 | 1986-05-13 | Generator of uniformly distributed pseudorandom values |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1368958A2 (en) |
-
1986
- 1986-05-13 SU SU864089777A patent/SU1368958A2/en active
Non-Patent Citations (1)
| Title |
|---|
| Авторское свидетельство СССР № 1202038, кл. Н 03 К 3/84, 1984. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3959641A (en) | Digital rangefinder correlation | |
| SU1368958A2 (en) | Generator of uniformly distributed pseudorandom values | |
| US4392749A (en) | Instrument for determining coincidence and elapse time between independent sources of random sequential events | |
| SU1622926A2 (en) | Shaper of time intervals | |
| SU840887A1 (en) | Extremum number determining device | |
| SU742910A1 (en) | Pseudorandom binary train generator | |
| SU1202038A1 (en) | Generator of random variables with uniform distribution | |
| RU2246133C2 (en) | Correlation time delay discriminator | |
| SU650071A1 (en) | Device for group cimpensatiob of binary numbers | |
| SU386398A1 (en) | DEVICE FOR MEASUREMENT OF CORRELATION | |
| SU1596325A1 (en) | Generator of correlated normal numbers | |
| SU1297044A1 (en) | Random time interval generator | |
| SU930636A1 (en) | Frequency comparator | |
| SU734671A1 (en) | Binary-to-numeric-pulse code converter | |
| SU786009A2 (en) | Controlled frequency divider | |
| SU752306A1 (en) | Sensor of equal-probability binary symbols | |
| SU928610A1 (en) | Frequency multiplier | |
| SU1410057A1 (en) | Crrelation device for measuring delay | |
| SU1624686A2 (en) | Ring counter with error detection | |
| SU1444941A1 (en) | Divider of pulse recurrence rate with variable pulse duration | |
| SU417793A1 (en) | ||
| SU1688242A2 (en) | Random numbers generator | |
| SU703852A1 (en) | Pseudorandom number generator | |
| SU1451688A1 (en) | Random process generator | |
| SU860296A1 (en) | Device for forming pulse sequences |