SU1363478A1 - Преобразователь кодов - Google Patents
Преобразователь кодов Download PDFInfo
- Publication number
- SU1363478A1 SU1363478A1 SU864054952A SU4054952A SU1363478A1 SU 1363478 A1 SU1363478 A1 SU 1363478A1 SU 864054952 A SU864054952 A SU 864054952A SU 4054952 A SU4054952 A SU 4054952A SU 1363478 A1 SU1363478 A1 SU 1363478A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- register
- control unit
- inputs
- Prior art date
Links
Landscapes
- Bus Control (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано дл преобразовани информации в системах передачи и обработки дискретной информации. Изобретение позвол ет формировать коды регистров и коды символов в блоке пам ти , чем достигаетс упрощение преобразовател кодов.-Преобразователь кодов содержит три регистра 1,6 и 9, умножитель 2, два дешифратора 3 и 4, блок пам ти 5, блок 7 сравнени и блок 8 управлени . Блок управлени 8 состоит из двух триггеров, двух элементов И, счетчика-делител и инвертора . 1 з.п.ф-лы, 2 ил. ю (Л со 05 00 4 00 ./
Description
Изобретение относитс к вычислительной технике и может быть использовано дл преобразовани информации в системах передачи и обработки диск ретной информации.
Цель изобретени - упрощение преобразовател .
На фиг.I представлена структурна схема преобразовател ; на фиг.2 структурна схема блока управлени .
Преобразователь кодов содержит первый регистр , умножитель 2, первьй 3 и второй 4 дешифраторы, блок 5 пам ти, второй регистр 6, блок 7 сравнени , блок 8 управлени и третий регистр 9. На фиг.1 обозначены управл ющие 10 и информационные 11 входы преобразовател , а также выход 12 преобразовател .
Блок 8 управлени содержит первый 13 и второй 14 триггеры, первьш 15 и второй 16 элементы И, счетчик- делитель 17 и инвертор 18. На фиг.2 обозначены первый 19 и второй 20 входы блока управлени , а также первый 21, второй 22, третий 23 выходы блока управлени .
Устройство работает следующим образом.
На вход I1 поступает кодова комбинаци , котора заноситс в регистр 1 символов. Параллельно на входы дешифраторов 3 и 4 поступает, {по входу id) индекс типа кода. Дршиф- ратор 3 формирует кодовое слово, соответствующее значности поступцр- шей кодовой комбинации, которое поступает на умножитель 2 и служит в качестве маски дл выделени действительной кодовой комбинации из регистра 1 символов. Дешифратор 4 формирует кодовое слово, определ ющее зону блока 5 пам ти, в которой хранитс требуемый кодовый алфавит.
По накоплении кодовой комбинации в регистре 1 символов осуществл етс умножение в умножителе 2 пришедшей кодовой комбинации на константу характеризующую размерность элементов в кодовых алфавитах, размещенных в блоке 5 пам ти.
Полученный результат, а также кодовое слово, сформированное дешифратором 4, поступают на адресные входы блока 5 пам ти и служат адре - сом кодов.ой комбинации в искомом алфавите, соответствующей поступив
363478 2
шей на вход 11 преобразовател кодовой комбинации.
По сигналу с выхода умножител 2 , поступающему на второй вход блока 8 управлени , на первом выходе блока 8 управлени формируетс сигнал, разрешающий выборку кодовой комбинации из блока 5 пам ти.
10 В выбранной кодовой комбинации несколько разр дов отведены под служебную часть, характеризующую принадлежность символа к тому или иному регистру.
If, Информационна часть считанной из блока 5 пам ти кодовой комбинации поступает на вход выходного регистра 9, а служебна часть - на входы блока 7 сравнени и регистра 6 призна20 ка. На другой вход блока 7 сравнени поступает с выхода регистра 6 признака служебна часть предьщущего перекодированного символа.
Если служебна часть считанной из
25 блока 5 пам ти кодовой комбинации не совпадает со служебной частью, хран щейс в регистре 6 признака, на выходе блока 7 сравнени формируетс сигнал, которьй поступает на
30 первый вход блока 8 управлени и на адресный вход блока 5 пам ти. При этом из блока 5 пам ти считьшаетс кодова комбинаци , соответствующа коду регистра перекодируемого симво35 ла, котора под управлением импульсов сдвига, формируемых на втором выходе блока 8 управлени , записьша- етс в выходной регистр 9 и выдаетс в линию,св зи через выход 12. По
40 окончании вьщачи кода регистра импульсом , формируемым на третьем выходе блока 8 управлени , служебна часть кодовой комбинации переписываетс в регистр 6 признака. При
45 этом сигнал, сформированный блоком 7 сравнени и указьюающ1-ш на несовпадение служебных частей предыдущей и перекодируемой кодовых комбинаций, снимаетс и из блока 5 пам ти выбира
50 етс кодова комбинаци в искомом алфавите, соответствующа поступившей на вход 11 преобразовател кодовой комбинации. Отсчитав временной интервал, соответствующий по длитель55 .ности времени вьщачи регистрового символа, блок 8 управлени формирует на втором выходе импульсы сдвига , под управлением которых инфор- .. мационна кодова комбинаци записываетс в выходной регистр 9 и выдаетс в линию св зи с выхода 12, Если служебна часть считанной из блока .5 пам ти кодовой комбинации совпадает со служебной частью предыдущего перекодированного символа, хран щейс в регистре 6 признака, то сигнал на выходе блока 7 сравнени не формируетс и информационна часть выбранной кодовой комбинации под управлением импульсов сдвига, формируемых на втором выходе блока 8 управлени , эаписьгоаатс в выходной регистр 9 и выдаетс в линию св зи.
При преобразовании поступающей на вход кодовой комбинации в безрегистровый код кодова комбинаци в искомом алфавите, выбираема из блока 5 пам ти, не содержит служебной части, сигнал на выходе блока 7 сравнени не формируетс и из блока 5 пам ти выбираютс только информационные коды.
Claims (2)
1.Преобразователь кодов, содержащий первый регистр, выходы которого соединены с первыми входами умножител , первый дешифратор, выходы которого соединены с вторыми входами умножител , второй дешифратор, входы которого объединены с входами первого дешифратора и вл ютс управл ющими входами преобразовател , блок пам ти, первый выход которого соединен с первым входом второго регистра , выход которого соединен с первым входом блока сравнени , выход которого соединен с первым входом блока управлени , вторые выходы блока пам ти соединены с первыми входами третьего регистра, первый выход блока управлени соединен с
63478
первым входом блока пам ти, второй выход - с вторым входом третьего регистра, вход первого регистра вл етс информационным входом преобразовател , отличающий, с тем, что, с целью упрощени , первый выход умножител соединен с вторым входом блока управлени , тре1Q тий выход которого соединен с вторым входом второго регистра, выход второго дещифратора соединен с вторьм входом блока пам ти, вторые вь5ходы умножител соединены с третьими вхо15 дами блока пам ти,-четвертый вход которого подключен к выходу блока сравнени , второй вход которого подключен к первому выходу блока пам ти , выход третьего регистра вл етс
20 выходом преобразовател .
2. Преобразователь кодов по п.1, о тлич.ающийс тем, что блок управлени содержит триггеры, злементы И, счетчик-делитель, инвер25 тор и генератор импульсов, выход которого соединен с первым входом счетчика-делител , первый выход которого соединен с первыми -входами первого и второго злементов И и
30 первого триггера, выход которого соединен с вторым входом счетчика- делител , выход первого элемента И соединен с первым входом второго триггера, выход которого соединен с вторым входом первого триггера, выход инвертора соединен с вторым входом второго элемента И, второй вход первого злемента И объединен с входом инвертора и вл етс первым
40 входом блока управлени , второй вход второго триггера вл етс вторым входом блока управлени , выходы первого триггера, счетчика-делител и второго элемента И вл ютс соот45 ветственно первым, вторым и третьим выходами блока управлени .
35
Фиг. Z
23
22
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864054952A SU1363478A1 (ru) | 1986-04-11 | 1986-04-11 | Преобразователь кодов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864054952A SU1363478A1 (ru) | 1986-04-11 | 1986-04-11 | Преобразователь кодов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1363478A1 true SU1363478A1 (ru) | 1987-12-30 |
Family
ID=21233101
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864054952A SU1363478A1 (ru) | 1986-04-11 | 1986-04-11 | Преобразователь кодов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1363478A1 (ru) |
-
1986
- 1986-04-11 SU SU864054952A patent/SU1363478A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 792605, кл. Н 04 L 3/04, 1980. Авторское свидетельство СССР № 995358, кл. Н 04 L 3/04, 1983. ;(54) ПРЕОБРАЗОВАТЕЛЬ КОДОВ * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1363478A1 (ru) | Преобразователь кодов | |
SU995358A2 (ru) | Преобразователь кодов | |
SU1080132A1 (ru) | Устройство дл ввода информации | |
SU752444A1 (ru) | Декодирующее устройство | |
SU1179373A1 (ru) | Устройство дл вычислени объединени множеств | |
SU843215A1 (ru) | Декодирующий накопитель | |
SU690646A1 (ru) | Устройство дл передачи и приема дискретной информации | |
SU1644392A1 (ru) | Устройство защиты от ошибок | |
US4003042A (en) | System for the transfer of two states by multiple scanning | |
SU594592A1 (ru) | Устройство дл преобразовани кодов | |
SU1427589A1 (ru) | Устройство дл приема дискретной информации | |
SU612416A2 (ru) | Преобразователь кода N2 в код морзе | |
SU1068927A1 (ru) | Устройство дл ввода информации | |
SU1109932A1 (ru) | Устройство дл передачи и приема псевдослучайных сигналов | |
SU468234A1 (ru) | Устройство дл ввода дискретных данных | |
SU1169173A1 (ru) | Устройство дл преобразовани последовательного кода в параллельный | |
SU1196899A1 (ru) | Устройство дл синтаксического анализа программ | |
SU1413615A2 (ru) | Генератор базисных функций | |
RU1795446C (ru) | Многоканальное устройство дл сравнени кодов | |
SU1159010A1 (ru) | Устройство дл ввода информации | |
SU675613A1 (ru) | Устройство порогового декодировани двоичной информации | |
SU1119057A1 (ru) | Тренажер радиотелеграфиста | |
SU1077050A1 (ru) | Устройство дл мажоритарного декодировани двоичных кодов | |
SU1720165A1 (ru) | Устройство дл приема дискретных сигналов в каналах с пам тью | |
RU1789993C (ru) | Устройство дл редактировани элементов таблиц |