SU1359802A1 - Semi-fixed memory - Google Patents
Semi-fixed memory Download PDFInfo
- Publication number
- SU1359802A1 SU1359802A1 SU853861623A SU3861623A SU1359802A1 SU 1359802 A1 SU1359802 A1 SU 1359802A1 SU 853861623 A SU853861623 A SU 853861623A SU 3861623 A SU3861623 A SU 3861623A SU 1359802 A1 SU1359802 A1 SU 1359802A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- information
- input
- group
- selector
- Prior art date
Links
Abstract
Изобретение относитс к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано дл хранени слов различной длины. Целью изобретени вл етс повышение информационной емкости устройства. Поставленна цель достигаетс за счет введени первого 8 и второго 9 коммутаторов и формировател 5 управл ющих сигналов. Устройство работает с пол ризованными и укороченными словами.2 ил. со ел ;О 00 Ю te. /The invention relates to computing, particularly storage devices, and can be used to store words of various lengths. The aim of the invention is to increase the information capacity of the device. This goal is achieved by introducing the first 8 and second 9 switches and the driver 5 control signals. The device works with polarized and shortened words. 2 Il. So ate; O 00 Yu te. /
Description
Изобретение относитс к вычисли- Т ельной технике, в частности к запоминающим устройствам, и может быть использовано дл хранени слов раз- личной длины.The invention relates to computing technology, in particular to memory devices, and can be used to store words of different lengths.
Целью изобретени вл етс повышение информационной емкости устройства .The aim of the invention is to increase the information capacity of the device.
На фиг. 1 представлена структур- на схема устройства; на фиг. 2 - реализаци формировател управл ющих сигналов.FIG. 1 shows the structure of the device; in fig. 2 shows the implementation of the driver control signals.
Полупосто нное запоминающее устройство с перестраиваемой структурой содержит блок 1 пам ти, который имеет адресные входы первой 2 и второй 3 группы и входы 4 управлени , формирователь 5 управл ющих сигналов, первый 6 и второй 7 селекторы, пер- вЬй 8 и второй 9 коммутаторы, информационный выход 10 устройства, первьй управл ющий 11, второй управл ющий 12, адресный 13, выборки 14 входы. Формирователь 5 содержит элементы РШИ-НЕ 15-18. The half-memory device with a tunable structure contains a memory block 1, which has address inputs of the first 2 and second 3 groups and control inputs 4, control signal generator 5, first 6 and second 7 selectors, first 8 and second 9 switches, information output 10 of the device, first control 11, second control 12, address 13, samples 14 inputs. Shaper 5 contains elements RSHI-NOT 15-18.
Устройство работает следующим образом .The device works as follows.
Режим работы с полноразр дными словами.Mode of operation with full words.
На вход 11 подают сигнал 1. Вследствие чего формирователь 5, вы- рабатьшает сигнал обращени к обоим блокам пам ти одновременно. На входы 2 поступает адрес чейки, к кото- рой производитс обращение; На входы 4 поступает сигнал управлени режимо записи-считывани . В режиме записи на вход 12 устанавливают 1, что означает, что полноразр дное слово, поступающее на вход 10 через коммутаторы 9 и 8 (часть разр дов через коммутатор 9, а часть через коммутатор 8), поступает на входы блока 1, причем с выхода коммутатора 8 они посту пают через селектор 7. В режиме считывани на вход 12 подают О, что обеспечивает вьщачу информации через ко1чмутаторы 9 и 8 на входы-выходы, причем на входы коммутатора 9 инфор- маци поступает через селектор 6. Режим работы с укороченными (в данном случае половинными) словами.The input 11 is given a signal 1. As a result, the shaper 5, turns off the signal for accessing both memory blocks simultaneously. Input 2 receives the address of the cell to which it is accessed; The inputs 4 receive a write-read mode control signal. In the write mode, input 12 is set to 1, which means that the full-length word that arrives at input 10 through switches 9 and 8 (part of bits is through switch 9 and part through switch 8) is fed to the inputs of block 1, and from the output the switch 8, they enter through the selector 7. In the readout mode, input O is supplied to the input 12, which provides information through switches 1 and 8 to the inputs and outputs, and to the inputs of the switch 9, the information goes through the selector 6. The operation mode with shortened ( in this case, half) words.
На вход 11 подают сигнал О. Дл : того, чтобы полностью использо- вать информационную емкость количество адресов увеличиваетс вдвое, что осуществл етс формирователем 5, который в зависимости от сигнала на шине 13 (О или 1) осуществл ет стробирование обращени либо к одной либо к другой половине блока 1 пам ти . Информаци через селектор .7 с од ной группы информационных шин распредел етс на две группы дл записи в одну и другую половины блока 1 пам ти .The input 11 is given a signal O. In order to fully use the information capacity, the number of addresses is doubled, which is carried out by the shaper 5, which, depending on the signal on bus 13 (O or 1), gates the call to either one or to the other half of memory block 1. Information through a selector .7 with one group of information buses is distributed into two groups for writing to one and the other half of memory block 1.
При считывании информаци посту- пает тодько через селектор 6 (с одной и другой групп входов), далее через коммутатор 9 на выход 10. Таким образом, при записи укороченных слов оставша с часть разр дов используетс дл записи другого слова , т.е. количество слов увеличиваетс - .When reading, information is received through the selector 6 (from one and another group of inputs), then through switch 9 to output 10. Thus, when writing shortened words, the remaining part of the bits is used to write another word, i.e. number of words increases -.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853861623A SU1359802A1 (en) | 1985-02-28 | 1985-02-28 | Semi-fixed memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853861623A SU1359802A1 (en) | 1985-02-28 | 1985-02-28 | Semi-fixed memory |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1359802A1 true SU1359802A1 (en) | 1987-12-15 |
Family
ID=21164977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853861623A SU1359802A1 (en) | 1985-02-28 | 1985-02-28 | Semi-fixed memory |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1359802A1 (en) |
-
1985
- 1985-02-28 SU SU853861623A patent/SU1359802A1/en active
Non-Patent Citations (1)
Title |
---|
Шигин А.Г., Дерюгин А.А. Цифровые вычислительные машины (пам ть ЭВМ). М.: Энерги , 1976, с. 150, рис. 5.17, с. 161, рис.6.7. Авторское свидетельство СССР № 860136, кл. G 11 С 17/00, 1979. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950004854B1 (en) | Semiconductor memory device | |
KR960008544A (en) | Method and apparatus for selecting multiple memory banks | |
GB1438861A (en) | Memory circuits | |
KR900015169A (en) | Semiconductor memory device having information indicating presence of bad memory cell | |
KR950030151A (en) | Semiconductor memory | |
KR880000968A (en) | Semiconductor memory | |
KR970051152A (en) | Semiconductor Memory Device with Data Bus Line Structure Suitable for Fast Burst Read / Write Operation | |
US4763302A (en) | Alternatively addressed semiconductor memory array | |
JPS61160898A (en) | Semiconductor memory device | |
KR930022206A (en) | Electronic computer memory with bitline switch array | |
EP0121726A3 (en) | Multi-port memory cell and system | |
JPH07130197A (en) | Multi-bit memory | |
JPS6427378A (en) | Single dimensional linear picture image converter | |
KR890002773A (en) | Memory and Method of Digital Video Signals | |
US4395765A (en) | Multiport memory array | |
US6584022B2 (en) | Semiconductor memory device with simultaneous data line selection and shift redundancy selection | |
KR960006272B1 (en) | Flash write circuit of semiconductor memory device | |
SU1359802A1 (en) | Semi-fixed memory | |
JPS5525860A (en) | Memory system | |
KR980011518A (en) | Semiconductor Devices with Redundant Memory Cell Arrays and Serial Access Addresses | |
EP0120485A2 (en) | Memory system | |
SU1339558A1 (en) | Program control device | |
SU1211870A1 (en) | Switching device | |
SU1239750A1 (en) | Storage | |
SU1536443A1 (en) | Device for substitution of information in read-only memory |