SU1359752A1 - Измеритель сдвига фаз - Google Patents

Abstract

Изобретение предназначено дл  повышени  точности измерени .сдвига фаз между синусоидальными сигналами. Измеритель содержит два идентичных канала, каждый из которых включает стробоскопические преобразовал ели 1 и 1.1 и аналого-цифровые преобразова-. тели 2 и 2.1. Кроме того, устройство содержит генератор 12 тактовых импульсов , посто нный запоминаюЕ ий блок 13, общий сумматор 14, сумматор-накопитель 15, общий блок 16 делени  и счетчик 17 тактов. В каждый канал измерител  введены регистры 3 и 3., 4 и 4.1, 6 и 6,1,, 7 и 7,1 пам ти, сумматоры 5 и 5.1 и 9 и 9,1, блоки 8 и 8.1 делени , регистры 10 и 10,1 и вычислительные блоки 11 и 1 , 1 , Благодар  этому на результат измерени  не вли ет наличие посто нной состав- л юр;ей Ujj в исследуемом и/или опорном сигналах, так как мгновенные значени  фаз исследуемого и опорного сигналов cf: иср; не завис т от Ug . 2J J ил. фие.

Description

Изобретение относитс  к технике электроизмерений, а именно к измерению сдвига фаз между синусоидальными сигналами.

Цель изобретени  - повышение точности измерени .

На фиг. 1 приведена структурна  схема измерител ; на фиг. 2 - временные диаграммы, по сн гов1ие его работу,

Измеритель сдвига фаз содержит стробоскопические преобразователи 1 и 1.1 и последовательно соединенные с ними аналого-цифровые преобразователи (АЦП) 2 и 2,1, первые и вторые регистры 3 и 3.1, 4 и 4.1 пам ти, первые сумматоры 5 и 5.1, третьи и четвертые регистры пам ти 6 и 6.1,

делени , вто7 и 7.1, блоки 8 и 8.1 рые сумматоры 9 и 9.1, первые регистры 10 и 10.1, вычислительные блоки . 11 и 11.1. Измеритель содержит также генератор 12 тактовых импульсов, по- сто нньй запоминающий блок (ПЗК) 13, обрхий сумматор 14, сумматор-накопитель 15, общий блок 16 делени ,. счет- тактов. Тактовые входы всех уз соединены с выходами

чик I 7

лов измерител  генератора 12,

При этом выходы регистров 3 и 3.1 дополнительно соединены с вторыми входами сумматоров 5 и 5.1 соответственно , выходы регистров 6 и 6.1 также дополнительно соединены с вторыми входами блоков В и 8.1 делени , посто нный запоминающий блок 13 первым выходом соединен с вторыми входами сумматоров 9 и 9.1, а вторым выходом 7 с вторыми входами вычислительных блоков 11 и 11.1, выходы которых соответственно соединены с входами общего сумматора 14, соединенного выходом через сумматор-накопитель 15 с общим блоком 16 делени , выход которого  вл етс  выходом устройства , а первый тактовый выход генератора 12 через счетчик 17 соединен с вторым выходом общего блока 16 делени .

Измеритель сдвига фаз работает следующим образом.

При включении измерител  производитс  запись в счетчик 17 числа 5. При поступлении на входы измерител  синусоидальных напр жений стробоско- .пические преобразователи 1 и 1.1 производ т дискретизацию мгновенных значений амплитуд сигналов и запоминание этих мгновенных значений.

Импульсы дискретизации поступают на стробопреобразователи 1 и 1.1 с генератора 12, а потому напр жени  на выходах стробопреобразователей 1 и 1.1 имеют ступенчато-синусоидальный вид. АЦП 2 и 2.1 преобразуют напр жение ступенек в цифровой код, т.е. на выходах АЦП 2 и 2.1 присутствуют цифровые эквиваленты мгновенных значений у; и у( , где ,2,3,.., и  вл етс  и номером такта, и номером мгновенных значений входных сигналов.

Синхронизаци  работы измерител  осуществл етс  тактовыми импульсами, снимаемыми с пр мого и инверсного выходов генератора 12. В первом такте работы измерител  () цифровые эквиваленты мгновенных значений входных сигналов у. и у записываютс  в

5

0

5

5

0

регистры 3 и 3.1. Во втором такте () коды значений у и у переписываютс  из регистров 3 и 3.1 в регистры 4 и 4.1, цифровые эквиваленты у. и у записьгоаютс  в регистры 3 и 3.1, сут аторы 5 и 5,1 формируют разностные сигналы у -у и yj -y j.. В такте () коды значений у.

третьем и у пе2 - 2

реписываютс  в регистры 4 и 4.1, сигналы у.-у2 и у, -у записьшаютс  в

1 -I 6.1.

- 1

регистры 6 и

Затем цифровые эквиваленты у, и у записьгоаютс  в регистры 3 и 3.1, сумматоры 5 и 5.1 формируют разности

у;-:

3

ные сигналы , У,-Уг и yJ-у переписываютс  из 6 и 6.1

0 ..

сигналы

JJTrtft J f L -J.- -iiriV-L iiJtApy I n r P6

гистров 6 и 6.1 в регистры 7 и 7.1.

В четвертом такте () коды значений у и у, переписываютс  из ре- гистров 3 и 3.1 в регистры 4 и 4.1, сигналы У2.Уз и записываютс  в регистры 6 и 6.1, а блоки 8 и 8.1 делени  формируют сигналы . jj г..

ЛТ Г -V

Уг. УЭ Уг У Затем цифровые эквиваленты у. и

у| записываютс  в регистры 3 и З.Г, сумматоры 5 и 5,1 формируют разностные сигналы УЗ-у, и , сигналы У,-у и переписьтаютс  из ре 7 . г

гистров 6

сумматоры

и 6.1

и 9.1 А,соз(-с)- ,

регистры 7 и 7.1, а вычисл ют значени 

; (-с).1.Э,

5

где

Q

360j;to

- г

yi-n

.() (2)

где tg - интервал дискретизации входных сигналов;

Т - период входных сигналов хран щихс  в ПЗБ 13.

Значение cos(-c) поступает на вторые входы сумматоров 9 и 9.1.

В п том такте () коды значений У4 и у переписываютс  из регистров 3 и 3.1 в регистры 4 и 4.1, сигналы ю -у и yj-y записываютс  в регистры 6 и 6.1, блоки 8 и 8.1 делени 

, V,-yl ормируют сигналы -- - и -г- . в

У,-У4. УЗ -У

регистры 10 и 10.1 записываютс  зна- 15. чени  А, и А , (формула (О), а специализированные вычислительные блоки 11 и 11.1 производ т вычисление мгновенных значений фаз С, и Cf , исследуемого и опорного сигналов по форму- 20 ам

(3)

Cf, arctg -т-т---р , ° sinl-c) (

, Uarctg -j-fl-, .

Значение sin(-c) поступает на вторые входы блоков 11 и 11.1 с ПЗБ 13.

Затем цифровые эквиваленты у, и у записываютс  в регистры 3 и 3.1, сумматоры 5 и 5.1 формируют разностны сигналы и , разностные сигналы yj-y и переписываютс  из регистров 6 и 6.1 в регистры 7 и 7.1, сумматоры 9 и 9.1 вычисл ют зна- чение

A,cos(-c)-J:i-I;-;i ; A cos{-c)-4l4

Г -ЛГ, 1.-1Г 1Г

З- Т„J..4

сумматор 14 вычисл ет разность мгно-

,,...-

венных значений фазйср, ср,,

В п том такте происходит также обнуление счетчика 17, в который предварительно было записано число - 5, и обнуление сумматора-накопите- ; л -15.

В шестом такте работы измерител  .() коды значений у и у перепи- сьшаютс  из регистров 3 и 3.1 в регистры 4 и 4.1, разностные сигналы и ,- переписываютс  в регистры 6 и 6.1, блоки 8 и 8.1 делеVt .-V Va-yl

НИН Формируют сигналы --г---; УЦ-УГ в регистры lO и 10.1 записываютс 

значени  А и А, блоки 11 и 11.1 вычисл ют мгновенные значени  фаз ср,, и (аналогично вычислению qjj и

tf Р , а в сумматор-накопитель 15 переноситс  разность Aq, . Затем в регистры 3 и 3.1 записываютс  цифровые эквиваленты у и у, сумматоры 5 и 5.1 формируют разностные сигналы у -у и , в регистры 7 и 7.1 переписываютс  сигналы сумматоры 9 и 9.1 вычисл ют значени 

А,сов(-с)- ; (-c)-IblJl,

о у 4 Sсумматор 14 вычисл ет разность мгновенных значений фаз uq j cfj -cp|j, а блок 16 делени  вычисл ет среднее значение разности фаз

Atf;

п

Х4)

Значение п поступает на второй вход блока 16 делени  со счетчика 17. Шестым тактовым импульсом с генератора 12 счетчик 17 устанавливаетс  в состо ние l, т.е. п.

Таким образом, в шестом такте на выходе блока 16 делени , т.е. на выходе измерител , по вл етс  результат измерени  сдвига фаз между исследуемым и опорным cигнaлa ш

АЧ, Ч ср - .

в дальнейхчем, благодар  конвейерной обработке входных сигналов, осуществл емой в соответствии с алгоритмом , реализуемым в измерителе, обновление результата измерени  происходит в каждом такте, т.е. в седьмом .utp;

такте btpjp -- -, в восьмом такте

h . &% uM i Ч ср 3 дев том л(р

и т.д.

Измерителем можно производить измерение сдвигов фаз как инфраниз- кочастотных, так и высокочастотных синусоидальных сигналов. В диапазоне инфранизких частот интервал дискретизаций to выбираетс  меньше периода Т входных сигналов и в таких пределах, чтобы обеспечить в течение .периода многократные выборки мгновен- нь:х значений входных сигналов (фиг.2а). Это позвол ет практически полностью исключить врем  ожидани  начала измерени  и сократить за счет этого общее врем  измерени . При измерении сдвига- фаз высокочастотных сигналов выборки

мгновенных значений фаз могут производитьс  один раз в несколько периодов (фиг. 2б),

В отличие от измерител -прототипа в предлагаемом измерителе на результат измерени  сдвига фаз не вли ет наличие посто нной составл ющей U в исследуемом и/или опорном сигналах. Обеспечиваетс  это тем, что выражени  дл  вычислени  в предлагаемом измерителе мгновенных значений Лаз исследуемого и опорного сигналов и tp .

завис т фаз лср

от не

J ij и„ . Следовательно, разност

зависит от посто нной

составл ющей U в исследуемом и/или опорном сигналах.

Сравнительный анализ дисперсии погрешности предлагаемого измерител  и измерител -прототипа показал, что в предлагаемом измерителе дисперси  погрешности обратно пропорциональна количеству замеров, а в измерителе- прототипе с ростом числа измерений дисперси  погрешности увеличиваетс .

Claims (1)

1. Формула изобретени 

   Измеритель сдвига фаз, содержащий два идентичных канала, входы которых  вл ютс  входами измерител  и в каждом из которых имеетс  последовательно соединенные стробоскопический преобразователь и аналого-цифровой преобразователь , генератор импудьсов, соединенный с каждым из стробоскопических преобразователей, вычислительный блок и сумматор-накопитель, о т- личающийс  тем, что, с целью -повьшени  точности, в него введены последовательно включенные в каж

   5

   0

   5

   0

   5

   0

   дом канале первый и второй регистры пам ти, первый сумматор, третий и четвертый регистры пам ти, блок деле,- ни , второй сумматор, первьй регистр и вычислительный блок, .выходы каждого из вьгчислительньпс блоков соединены соответственно с входами введенного общего сумматора, выход которого через сумматор-накопитель соединен с входом введенного общего блока делени , выход которого  вл етс  выходом устройства, счетчик и посто нный запоминающий блок, при этом выходы аналого-цифровых преобразователей каждого канала соединены с входами первых регистров пам ти соответственно, выходы первого регистра пам ти дополнительно соединены с вторыми входами первого сумматора соответственно, выход третьего регистра пам ти соединен с вторыми входами дополнительно, блока делени , первый выход посто нного запоминающего блока соединен с вторым входом каждого второго сумматора , второй выход посто нного запоминающего блока соединен с вторым входом каждого вычислител , пр мой выход генератора импульсов соединен с тактовыми входами аналого-цифрового преобразовател , второго и третьего регистров пам ти, блока делени , первого регистра и вычислительного блока каждого из каналов и сумматора- накопител  и через счетчик соединен с вторым входом общего блока делени , а инверсный выход генератора импульсов соединен с тактовыми входами первых регистров пам ти, первых сумматоров , четвертых регистров пам ти, вторых сумматоров, общего сумматора и блока делени .

   tLZ.ZlL

   f

   cpuaZ S

   Составитель В.Шубин Редактор Т.Парфенова Техред Л.Сердюкова Корректор О.Кравцова ..

   Заказ 61517А8 Тираж 730Подписное

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Производственно-полигргСфическое предпри тие, г. Ужгород, ул. Проектна , 4