SU1352654A1 - Дельта-модул тор - Google Patents
Дельта-модул торInfo
- Publication number
- SU1352654A1 SU1352654A1 SU843746676A SU3746676A SU1352654A1 SU 1352654 A1 SU1352654 A1 SU 1352654A1 SU 843746676 A SU843746676 A SU 843746676A SU 3746676 A SU3746676 A SU 3746676A SU 1352654 A1 SU1352654 A1 SU 1352654A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- modulator
- signal
- comparator
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
Изобретение относитс к вычислительной технике и электросв зи и может быть использовано при построении цифровых систем св зи,
Целью изобретени вл етс повьпне- ние эффективности подавлени шумов свободного канала.
На фиг. 1 приведена структурна схема дельта-модул тора; на фиг.2 - временные диаграммы, по сн ющие его работу.
На фиг. 1 входной фильтр 1 соединен с первым входом компаратора 2, выход которого подключен к информационному входу триггера 3. Выход триггера 3 соединен с информационным входом регистра 4 сдвига и одновре- :менно вл етс выходом устройства. Пр мые и инверсные выходы регистра 4 сдвига через элемент 5 эквивалентности и слоговый фильтр 6 соединены ;с первым входом первого сумматора 7, :выход которого подключен к информа ционному входу амплитудно-импульсного 25 двухпол рные импульсы с выхода ампли- .;модул то:ра 8, управл ющий вход кото- тудно-импульсного модул тора 8 через
рого соединен с информационным входом регистра сдвига 4. Выход амплитудно- импульсного модул тора 8 соединен с одним из входов второго сумматора 9, выход которого через интегратор 10 подключен к вторбму входу компаратора 2. Информационные входы блока I1 шумокомпенсации подключены к первым двум пр мым и инверсным выходам регисТтра 4 сдвига, а выход блока 1 1 шумокомпенсации соединен с вторым входом первого сумматора 7. Вход элемента 12 НЕ подключен к выходу компаратора 2, а выход соединен с первым входом дифференциаль ого усилител 13,. второй вход которого подключен к входу элемента 12 НЕ, а выход через фильтр 14 нижних.частот соединен с другим входом второго суммато
ра 9, Тактовые входы триггера 3, регистра 4 сдвига и блока 1 шумокомпенсации соединены между собой и заведены на тактовую шину 15.
Дельта-модул тор работает щим образом.
Входной аналоговый сигнал, ограниченный по полосе входным фильтром
I, поступает на первый вход компаратора 2 и сравниваетс с сигналом, присутствующим на втором его входе (фиг, 2а), Б зависимости от соотношени амплитуд сигналов на входах компарато.ра 2 на его выходе по вл регистров и других подобных задерживающих элементов, а информаци на ее вход поступает не с выходов триггера 3 или регистра 4 сдвига, а непо- следую- gQ средственно с выхода компаратора 2. Как видно из фиг. 2, структура сигнала на выходе триггера 3 (фиг, 2в) отлича.етс от сигнала на выходе компаратора 2 (фиг. 26),, более оперативно и без задержек отражает возник-- шую в схеме асимметрию. Формирование дополнительного симметрирующего уровн производитс при помощи фильтра 14 нижних частот, на вход которого
55
етс либо нулевой, либо единичньй логический уровень (фиг, 2б), который записываетс в триггер 3 через
его информационный вход, по приходу на тактовый вход триггера 3 очередного тактового импульса. Сигнал с выхода триггера 3 вл етс выходным сигналом дельта-модул тора (фиг.2в),
а также используетс в цепи обратной св зи дл формировани напр жени аппроксимации выходного сигнала, поступающего на второй вход компаратора 2. С выхода триггера 3 цифровой
сигнал переписываетс в регистр 4 сдвига, анализируетс элементом 5 эквивалетности и усредн етс слоговым фильтром 6 и через первьй вход сумматора 7 поступает на информационный вход амплитудно-импульсного модул тора 8 в виде напр жени , управл ющего величиной шага квантовани сигнала аппроксимации дельта-модул тора . Модулированные по амплитуде
второй сумматор 9 поступают на интегратор 10, где происходит восстановление входного сигнала кодека (фиг. 2а). Блок II шумокомпенсации предназначен дл подавлени шумов свободного канала, возникающих вследствие неравенства зар дных и разр дных токов основного интегратора 10, возможной несимметричности компаратора 2 и амплитудно-импульсного модул тора 8 и из-за гистерезиса компаратора 2. Вьпсодные сигналы блока 1 1 подаютс через первый сумматор 7 на амплитудно-импульсный модул тор 8, корректиру возникающие искажени .
Втора петл отрицательной обратной св зи включает в себ элемент 12 НЕ, дифференциальный усилитель 13 и
фильтр 14 нижних частот и не содержит
поступает преобразованный: при помощи элемента 12 НЕ (фиг. 2г) и дифференциального усилител 13 двухпол рный сигнал (фиг. 2д). Выходной сигнал фильтра 14 нижних частот (фиг. 2е), представл юпщй собой дополнительный симметрирующий уровень, подаваемый через второй сумматор 9 на интегратор 10, в совокупности с выходным сигналом блока 1I шумокомпенсации (работающего не так оперативно, но зато более стабильно) позвол ет прак
тически полностью скомпенсировать возникающ то в устройстве асимметрию, а следовательно, устранить шумы свободного канала как при высоких, так и при низких частотах тактировани дельта-модул тора. Вследствие того, что втора петл отрицательной обратной св зи не тактируетс , ее режим регулируетс автоматически, поэтому нет необходимости в точной ее настройке .
Ф«г.2
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843746676A SU1352654A1 (ru) | 1984-05-30 | 1984-05-30 | Дельта-модул тор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843746676A SU1352654A1 (ru) | 1984-05-30 | 1984-05-30 | Дельта-модул тор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1352654A1 true SU1352654A1 (ru) | 1987-11-15 |
Family
ID=21121281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843746676A SU1352654A1 (ru) | 1984-05-30 | 1984-05-30 | Дельта-модул тор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1352654A1 (ru) |
-
1984
- 1984-05-30 SU SU843746676A patent/SU1352654A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 756633, кл. Н 03 К 13/22, 1978. Авторское свидетельство СССР № 1121777, кл. Н 03 К 13/22, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4638255A (en) | Rectangular wave pulse generators | |
US4772871A (en) | Delta sigma modulator circuit for an analog-to-digital converter | |
US4518935A (en) | Band-rejection filter of the switched capacitor type | |
JPH0215715A (ja) | パルス密度d/a,a/d変換時の信号平均化回路 | |
KR840003558A (ko) | 절환캐패시터로 수행되는 델타시그마 변조기 | |
US4599570A (en) | Phase detector with independent offset correction | |
EP0361965A3 (en) | Pulse width modulation type digital-to-analog converter | |
US6489906B2 (en) | ΔΣ type A/D converter | |
JPS6348454B2 (ru) | ||
SU1352654A1 (ru) | Дельта-модул тор | |
KR19980702855A (ko) | 호모다인 수신기를 위한 평형 압신 델타 변환 | |
US4476438A (en) | Multiplier circuit including amplifier with drift compensation circuit | |
GB1237820A (en) | A high speed delta modulation system | |
ES8204901A1 (es) | Perfeccionamientos introducidos en un receptor de television | |
KR950005254B1 (ko) | 오디오 펄스의 잡음 보상회로 | |
JPS59181719A (ja) | オフセツト補償回路 | |
GB1518166A (en) | Monolithically integrable delay line circuit | |
SU1458950A2 (ru) | Устройство дл управлени вентильным преобразователем | |
SU1203707A1 (ru) | Дельта-модул тор | |
SU362415A1 (ru) | Бмблио .'?ка | |
SU1205310A1 (ru) | Устройство управлени величиной шага дл адаптивной дельта-модул ции | |
SU1417189A1 (ru) | След щий аналого-цифровой преобразователь | |
SU982193A1 (ru) | Устройство дельта-модул ции с двойным интегрированием | |
RU1815801C (ru) | Адаптивный дельта-модул тор | |
SU1172045A1 (ru) | Устройство дл формировани биимпульсного сигнала |