SU1349008A2

SU1349008A2 - Преобразователь двоичного кода в двоично-дес тичный код угловых единиц

Info

Publication number: SU1349008A2
Application number: SU864033275A
Authority: SU
Inventors: Николай Николаевич Макаров
Priority date: 1986-03-07
Filing date: 1986-03-07
Publication date: 1987-10-30

Abstract

Изобретение относитс к автоматике и цифровой вычислительной технике , может быть использовано в измерительных и управл ющих системах, предназначено дл согласовани системы программного управлени с внешними устройствами, например с датчиками обратной св зи, с шаговым приводом и т.д., работающими в различных системах представлени информации . Цель изобретени - повышение достоверности выходной информации. Достигаетс введением мультиплексора 4, ПЗУ 2, дешифратора нул 14, третьего элемента И 11 и второго элемента НЕ 7 с соответствующими св з ми. Благодар указанным отличи м преобразователь позвол ет повысить достоверность выходной информации путем ее коррекции при сбо х. 6 ил., 1 табл. (Л 2} СО 4 Ф fpue.J

Description

1 1

Изобретение относитс к автоматике и цифровой вычислительной технике может быть использовано в измерительных и управл ющих системах, предназначено дл согласовани системы программного управлени с внешними устройствами, например, с датчиками обратной св зи, с шаговым приводом, с устройствами индикации и т.д., работающими в различньгх системах представлени информации, и вл етс усо вершенствованием преобразовател по авт.свид. № 1124282.

Цель изобретени - повышение достоверности выходной информации.

На фиг.1 приведена функциональна схема преобразовател ; на фиг.2 - 5- варианты выполнени соответственно Мультиплексора, схемы сравнени ,двоично-дес тичного счетчика и дешифратора нул ; на фиг.6 - временные диаграммы работы преобразовател .

Преобразователь (фиг.1) содержит группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 1, посто нное запоминающее устройство (ПЗУ) 2, сумматор 3, мультиплексор 4, регистр 5, элементы НЕ 6, 7, схему 8 сравнени , элементы И 9-11, реверсивный двоично-дес тичный счетчик 12, элемент ИЛИ 13, дешифратор 14 нул , входы 15 константы, тактовый вход 16 преобразовател , вход 17 Сброс, информационные входы 18 двоичного кода, выходы 19, 20 положительных и отрицательных чисел унитарного кода, выходы 21 двоично-дес тичного коДа.

Мультиплексор 4 (фиг.2) выполнен на элементе НЕ 22 и элементах 2И - 2ИЛИ 23.

Схема сравнени 8 (фиг.З) выполнена на группе элементов НЕ 24, п-раз- р дном комбинационном сумматоре 25 и элементах ИЛИ - НЕ 26, 27.

Двоично-дес тичный счетчик 12 (фиг.4) вьшолнен на реверсивных счетчиках 28-32, причем счетчики 28, 30, 31 имеют основани 10, счетчики 29, 32 - соответственно основани 6 и 8.

Дешифратор 14 нул (фиг.З) содержит элементы ИЛИ 33, 34, элемент НЕ 35 и триггеры 36, 37.

На входе 15 присутствует двоичный N-разр дный код константы, который формируетс подачей высокого потенциала на контакты, соответствующие единичным разр дам константы и нуле490082

вого потенциала, например корпуса, на остальные контакты. На вход 18 подаетс двоичный п-разр дный код преобразуемого числа. Изменение входно го двоичного кода должно происходить синхронно со срезом либо при паузе тактового сигнала, присутствующего на входе 16.

Q При подаче на вторые входы элементов 1 и вход переноса сумматора 3 единичного сигнала осуществл етс преобразование кода константы С в отрицательный дополнительный код,при

15 этом сумматор 3 выполн ет операцию вычитани А - С. Сумматор 3 и регистр 5, замкнутые в кольцо, представл ют собой накапливающий сумматор, который на каждый стробирутощий импульс на

.;,) входе регистра прибавл ет или отнимает о.т записанного в регистр 5 двоичного кода А, код константы С.

Мультиплексор 4 при единичном сигнале И пропускает на вход регистра

5 N-разр дный код с вьсхода сумматора 3, а при нулевом - п-разр дный код с ПЗУ 2. Если п меньше N, первые входы N - п элементов 23 заземл ютс . В ПЗУ 2 записываютс двоичные п-разр д30 ные коды контрольных точек. Контрольные точки выбираютс по всему диапазону преобразуемых углов с равным интервалом . В таблице программировани ПЗУ представлены коды 35 контрольных точек в дес тичном коде (входы ПЗУ) и в двоичном виде (выходы ПЗУ), вз тые через 20 в диапазоне преобразуемых углов от - до - 359°59 . Схема 8 сравнени формирует сигнал

() Меньше, если код А меньше кода В и Больше, если код А больше кода В. Числа А и В могут бытЬ положительными и отрицательными, предСтавлен- ньЕМи дополнительные кодом. На входы

jg А, - АП сумматора 25 подаютс старшие п разр дов N-разр дного двоичного кода с регистра 5. Сумматор 25 формирует разность А-В. Если старший знаковый разр д разности единичный,

CQ то А - В, а если нулевой, то Ai В. Сигнал формируетс при нулевом знаке и при разности, отличной от нул . Порогова зона схемы 8 сравнени равна цене младшего разр да входного кода. На счетчиках 28, 29 формируют35

55

с единицы и дес тки угловых минут, на счетчиках 30, 31 - единицы и дес тки градусов, а на счетчике 32 - сотни градусов и знак. Отрицательные

углы представл ютс в дополнительном коде, например, угол -1°25 будет - представлен на счетчике как дополнение до 360° в виде 35835, при этом на третьем знаковом выходе счетчика 32 будет единичный сигнал. Диапазон углов, которые могут быть записаны в счетчике, от до -359°59 . По входам R счетчики 28-32 устанавливаютс в нулевое состо ние.

Дешифратор 14 нул формирует инверсный сигнал с длительностью, равной периоду тактовой частоты при переходе младших разр дов счетчика 12 в нулевое состо ние. При наличии на входах 1-т хот бы одной единицы на выходе элемента ИЛИ 33 имеетс единичный сигнал, а триггеры под действием тактового сигнала. С поддерживаютс в единичном состо нии.

При установлении нулевых сигналов на входах I -in на выходе злемента ИЛИ 33 устанавливаетс также нулевой сигнал, который поступает на вход элемента ИЛИ 34, на втором входе которого присутствует нулевой сигнал с инверсного выхода триггера 37. На выходе дешифратора 14 нул по вл етс инверсный сигнал.

Триггеры 36 и 37 осуществл ют задержку фронта сигнала с выхода элемента ИЛИ 33 каждый на полтакта. Через врем , равное периоду тактового сигнала, триггер 37 устанавливаетс в нулевое состо ние, и на его инверсном выходе по вл етс единичный сигнал , запрещающий формирование инверсного сигнала на выходе дешифратора нул .

Преобразователь работает следующим образом.

В начале преобразовани на вход 17 подаетс сигнал Сброс, который устанавливает регистр 5 и счетчик 12 в нулевое состо ние. При наличии на входе 18 положительного входного кода схема 8 сравнени вьщает сигнал А в, который разрешает прохождение тактовых импульсов с входа 16 через элемент И 9 на вход + счетчика 12 и через элемент ИЛИ 13 на синхро- вход регистра 5, записыва в него код с сумматора 3. Так как на выходе А в схемы сравнени присутствует нулевой сигнал, то к содержимому регистра 5 при поступлении каждого стробирующего сигнала прибавл етс константа С. Процесс преобразовани

происходит до тех пор, пока на выходе схемы 8 сравнени не исчезнет сигнал . При этом на выход 19 поступает число импульсов D В/Cj +1, а в счетчике 12 формируетс двоично-дес тичный код в угловых единицах, соответствующий входному двоичному коду, в регистре 5 при этом находитс двоичный код А, близкий к В, После преобразовани кода преобразователь переходит в след щий режим работы. При изменении входного кода код в счетчике 12 отслеживает входной код, преобразованный в угловые единицы, а количество импульсов на выходах 19, 20 указывает на направление изменени кода и величину изменени , выраженную в угловых единицах.

Преобразование отрицательных чисел , представленных дополнительные кодом, осуществл етс аналогично, лишь с тем отличием, что схема 8 сравнени формирует единичный сигнал на

выходе и к содержимому регистра 5 прибавл етс константа С со знаком минус. В счетчике 12 при этом формируетс отрицательный код, вл ющийс дополнением до 360 , а старший знако

ый разр д счетчика устанавливаетс в единичное состо ние.

Если в процессе преобразовани и слежени за входньм кодом выходной код счетчика 12 сравн етс с кодом одной из контрольных точек, например с точкой В, (см.фиг.6), на выходе ПЗУ 2 под действием старших разр дов выходного дес тичного кода по вл етс воичный код контрольной точки в, .

ладшие нулевые разр ды выходного воичного кода, поступа на дешифратор 14 нул , формируют на его выходе инверсный сигнал, который запрещает работу элементов И 9, 10 и подключает через мультиплексор 4 выходы ПЗУ 2 к регистру 5.

Одновременно активизируетс элемент И 11, и ближайший тактовый импульс , проход через элементы 11, 13, записьшает в регистр 5 двоичный код контрольной точки. Если ранее в преобразователе был сбой и дес тичный эквивалент кода не соответствует входному двоичному коду, то код в регистре 5 и код контрольной точки различаютс на величину ошибки, как это показано на фиг.6 в интервале времени , . После записи кода контрольной точки в регистр 5 на выходе схемы

51349008

сравнени по вл етс сигнал А В (А В) и код в регистре 5 начинает увеличиватьс (уменьшатьс ), приближа сь к входному коду В, а на выходы 19 и 20 преобразовател и в счетчик 12 поступает дополнительное количество импульсов, которое компенсирует ошибку в выходном коде, полученную в результате сбо . Процесс коррекции выходного кода показан на диаграмме (фиг. 6) в интервале времени , .

Если в преобразователе сбой отсутствует , то коды регистра 5 и конiD

ДС

- 20- 60 32768 21600

6

120.0. е 1,517037.

1 517037

i 0,00125.-10

1200

Так как дС 2 , значение константы С можно задать двоичной дробью с 9 дробными разр дами: ,Q С 0000000000000001, 100001000 - - 0000000000000001, 100001.

Итак, дл рассмотренного примера , М 18;т-12, так как при

iD 20 младшие I2 разр дов кода на трольной точки совпадают, а режим ра- g выходе счетчика 12 дл всех контрольботы преобразовател не измен етс , как это показано на фиг.6 при переходе через контрольную точку В. На фиг.6 показаны также выходные сигналы , которые формируютс элементами преобразовател в описанных выше режимах работы.

В преобразователе производитс коррекци не только ошибок, вызванных сбо ми, но также опшбок, вызванных неточностью задани константы, благодар чему требовани к точности константы снижаютс . Константа С определ етс следующим образом:

г 5jn3i

где - максимальное двоичное преобразуемое число; число угловых единиц в

max

числе. Погрешность и С л етс о

максимальном преобразуемом мультиплексора, с четвертыми входами

ч35

константы опредепервого и второго элементов И и через второй злемент НЕ - с первьм входом третьего элемента И, второй вход которого соединен с синхровходом деЛС

С

ID- интервал между двум контрольными точками в угловых единицах. и м е р. Преобразователь 16

разр дного двоичного кода в код градусов , угловых минут с интервалом между контрольными точками 20 . Старший 16-разр д - знаковый.

lax

2 32768.

360-60 21622.

- 20- 60 32768 21600

6

120.0. е 1,517037.

ДС

1 517037

i 0,00125.-10

1200

Так как дС 2 , значение константы С можно задать двоичной дробью с 9 дробными разр дами: С 0000000000000001, 100001000 - - 0000000000000001, 100001.

ных точек нулевые.

В таблице представлены коды контрольных точек дл рассмотренного примера .

Фо рмула изобретени

Преобразователь двоичного кода в двоично-дес тичный код угловых единиц по авт.св. У 112А282, о т л и - чающийс тем, что, с целью повышени достоверности выходной информации , в него введены мультиплексор , посто нное запоминающее устройство , второй злемент НЕ, третий элемент И и дешифратор нул , входы которого соединены с выходами группы младших разр дов двоично-дес тичного счетчика , а выход - с входом управлени

первого и второго элементов И и через второй злемент НЕ - с первьм входом третьего элемента И, второй вход которого соединен с синхровходом дешифратора нул , и с тактовьм входом преобразовател , а выход - с третьим входом элемента ИЛИ, вькоды группы старших разр дов двоично-дес тичного счетчика соединены с входами посто нкого запоминающего устройства, выхоы которого соединены с первой группой входов мультиплексора, втора группа входов которого подключена к выходам сумматора, а выходы - к инормационным входам регистра.

1 О О 1 О I I О О I I I 101001 110001 1 I О О I 1 I t О I О I

1010 101 1

о о

1 1 1 I I I

1

1111

pus. г

28

29

10101010110-240

10О О I I 1 О О I О-260

01I 1 О О О I I 1 I-280

01О 1 О I О I I О О-ЗОО

00I I I О О 1 О О О-320°

00О I 1 О О I О О-340°

Риг 3

30

3i

32

(Риг.

36

}J

37

Физ. 5

Claims

Формула изобретения

Преобразователь двоичного кода в двоично-десятичный код угловых единиц по авт.св. 1124282, о т л и чающийся тем, что, с целью повышения достоверности выходной информации, в него введены мультиплексор, постоянное запоминающее устройство, второй элемент НЕ, третий элемент И и дешифратор нуля, входы которого соединены с выходами группы младших разрядов двоично-десятичного счетчика, а выход - с входом управления мультиплексора, с четвертыми входами первого и второго элементов И и через второй элемент НЕ - с первьм входом третьего элемента И, второй вход которого соединен с синхровходом дешифратора нуля, и с тактовьм входом преобразователя, а выход - с третьим входом элемента ИЛИ, выходы группы старших разрядов двоично-десятичного счетчика соединены с входами постоянного запоминающего устройства, выходы которого соединены с первой группой входов мультиплексора, вторая группа входов которого подключена к выходам сумматора, а выходы - к информационным входам регистра.

Входы ПЗУ выходы ПЗУ Десятичный код контрольной точки 6 5 4 3 2 1 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 0 0 .0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 С’ 0 0 0 0 0 1 0 0 0 '0 0 1 1 1 0 0 0 1 1 t 0 0 20’ 0 0 0 0 1 0 0 0 0 0 1 I 1 0 0 0 1 I 1 0 0 0 40^е 0 0 0 0 1 1 0 0 0 1 0 I 0 1 0 1 0 I 0 1 0 0 60’ 0 0 0 ! 0 0 0 0 0 1 1 I 0 0 0 1 1 1 0 0 0 1 80* 0 0 1 0 0 0 0 0 1 0 0 0 1 1 1 0. 0 0 1 1 1 0 100* 0 0 1 0 0 1 0 0 1 0 1 0 1 0 1 0 1 0 I 0 1 0 120* 0 0 1 0 I 0 0 0 1 t 0 0 0 1 1 1 0 0 0 1 1 0 14(Г 0 0 1 0 1 1 0 0 1 1 I 0 0 0 1 1 I 0 0 0 .1 ί 160° 0 0 1 I 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 180° 0 1 0 0 0 0 0 1 0 0 0 1 1 1 0 0 0 I 1 1 0 0 200* 0 1 0 0 0 1 0 1 0 0 I 1 I 0 0 0 I 1 1 0 0 0 220* 0 t 0 0 1 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 240° 0 1 0 0 1 1 0 1 0 1 1 1 0 0 0 1 I 1 0 0 0 1 260* 0 1 0 1 0 0 0 i 1 0 0 0 1 1 1 0 0 0 1 1 1 0 280“ 0 1 1 0 0 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 300“ О ί 1 0 0 1 0 1 1 1 0 0 0 1 1 1 0 0 0 1 1 0 320° 0 1 1 0 1 0 0 1 1 1 1 0 0 0 1 1 1 0 0 0 1 1 340’ 1 0 0 0 0 1 1 0 0 0 0 1 ) 1 0 0 0 1 J 1 0 J -20^е 1 0 0 0 > 0 • 0 0 0 1 1 J 0 0 0 1 1 ) 0 1 0 -40* 1 0 0 0 1 i 1 0 0 1 0 I 0 1 0 1 0 1 0 1 1 0 -60° 1 0 0 I 0 0 1 0 0 1 1 1 0 0 0 1 1 1 0 0 1 0 -80° 1 0 I 0 0 0 1 0 1 0 0 0 1 1 1 0 0 0 1 I 1 1 -100’ 1 0 • 1 0 0 1 I 0 1 0 1 0 1 0 1 0 I 0 1 1 0 0 -120’ 1 0 1 0 1 0 1 0 1 1 0 0 0 1 1 1 0 0 1 0 0 0 -140^е ! 0 I 0 1 1 1 0 1 I 1 0 0 0 1 1 I 0 0 1 0 0 -160° 1 0 1 I 0 0 1 i 0 0 0 0 0 0 0 0 0 0 '0 0 0 0 -180° 1 1 0 0 0 Q 1 1 0 0 0 1 1 г 0 0 0 1 1 1 0 1 -200’ 1 1 0 0 0 1 1 I 0 0 1 1 1 0 0 0 I 1 1 0 I 0 -220’

Продолжение таблицы

Входы ПЗУ выходы ПЗУ '6 5 4 3 21

16 15 14 13

12 II 10 9

Десятичный код. контрольной точки

-240°

-260*

-280*

-300*

320*

-340°

Фиг. 2 Фиг 3

Фиг. 9

Фиг. 5 £1

ЕЕЕ

ЕЕ £1

ЕЕ

ЕЕЕ

ЕЕ

EI

Тактовый вход 16 t

Входной код

Вг t-JLJ

Код регистра 5 тНТ

Ошибка г

-Р-В,

I

'Выходной код

ШП

I

Выход 1Q t

Выход 20 _г.

Выход ί элемента 33_* Выход ' t триггера 36^ Выход t триггера 37

Выход элемента 34^ Выход элемента 11 _ t

Фиг. 6