SU1325503A1 - Device for studying undecipherable graphs - Google Patents
Device for studying undecipherable graphs Download PDFInfo
- Publication number
- SU1325503A1 SU1325503A1 SU864041970A SU4041970A SU1325503A1 SU 1325503 A1 SU1325503 A1 SU 1325503A1 SU 864041970 A SU864041970 A SU 864041970A SU 4041970 A SU4041970 A SU 4041970A SU 1325503 A1 SU1325503 A1 SU 1325503A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- information
- matrix
- counter
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к вычислительной технике, может быть использовано дл исследовани нечетких не- кратных графов и позвол ет разбить множество вершин нечеткого графа на уровни по количеству смежных ребер, функци принадлежности которых не меньше заданного значени . С этой целью в матрице смежности графа заданы значени функций принадлежности всех ребер графа. В момент подачи сигнала начальной установки устройства , значени функций принадлежности сравниваютс с заданным значением, в результате чего формируетс нова матрица смежности, в которую вход т только те ребра, функци принадлежности которых не меньше заданной. После пуска устройства подсчитьшаетс количество смежньк ребер дп каждой вершины графа и во все вершины последовательно сравниваютс по количеству смежных ребер с эталонами уровней: от высшего - все единицы в столбце матрицы смежности, до низшего - все ноли в столбце матрицы смежности. Белу- а чае совпадени количества смежных ребер с эталоном номера соответствую- mjrx вершин записьшаютс в регистры тех строю матрицы разбиений, которые соответствуют уровню, заданному эталоном ... 1 ил. S (Л со ю ел СПThe invention relates to computing, can be used to study fuzzy non-multiply graphs, and allows to divide a set of vertices of a fuzzy graph into levels by the number of adjacent edges, the membership function of which is not less than a specified value. For this purpose, the values of the membership functions of all edges of the graph are specified in the adjacency matrix of the graph. At the time of the device’s initial installation signal, the values of the membership functions are compared with the specified value, as a result of which a new adjacency matrix is formed, which includes only those edges whose membership function is not less than the specified one. After starting the device, the number of adjacent edges dp of each vertex of the graph is calculated and all vertices are sequentially compared by the number of adjacent edges with the standards of levels: from the highest — all the units in the adjacency matrix column, to the lowest — all zeros in the adjacency matrix column. If the number of adjacent edges coincides with the standard of the number of the corresponding mjrx vertices, they are written into the registers of those partitioning matrices that correspond to the level specified by the standard ... 1 Il. S (l co w th sp
Description
Изобретение относитс к вычислительной технике и может быть использовано дл определени нечеткого пор дкового отношени множества вершин нечеткого графа.The invention relates to computing and can be used to determine a fuzzy order ratio of a plurality of vertices of a fuzzy graph.
Цель и зрбретени - расширение класса решаемых задач за счет разбиени множества вершин нечеткого графа на уровни по количеству смежных ребер с учетом значени их функций принадлежности .The purpose and justification is the expansion of the class of tasks by dividing the set of vertices of a fuzzy graph into levels according to the number of adjacent edges, taking into account the value of their membership functions.
На чертеже представлена функциональна схема устройства.The drawing shows the functional diagram of the device.
Устройство содержит генератор 1 тактовых импульсов, дешифратор 2, два элемента 3 и 4 задержки, шесть элементов И 5-10, блок 11 элементов И, два элемента ИЛИ 12 и 13, блок 14 элементов ИЛИ, матрицу 15 узлов принад- лежности, матрицу 16 регистров разбиений , два элемента НЕ 17 и 18, два распределител 19 и 20 импульсов, выполненные в виде кольцевых регистров сдвига, три регистра 21-23, группу регистров 24 сдвига, два счетчика 25 и 26, группу счетчиков 27, два реверсивных счетчика 28 и29, схему 30 сравнени и два триггера 31 и 32.The device contains a generator of 1 clock pulses, a decoder 2, two elements 3 and 4 delays, six elements AND 5-10, block 11 elements AND, two elements OR 12 and 13, block 14 elements OR, matrix 15 nodes of accessories, matrix 16 partition registers, two elements NOT 17 and 18, two distributors 19 and 20 pulses, made in the form of ring shift registers, three registers 21-23, a group of shift registers 24, two counters 25 and 26, a group of counters 27, two reversible counters 28 and 29 , comparison circuit 30 and two triggers 31 and 32.
Каждый узел матрицы 15 принадлел :- ности содержит регистр 33 и схему 34 сравнени .Each node of the matrix 15 belongs to: - it contains a register 33 and a comparison circuit 34.
Матрица 16 регистров разбиений выполнена на регистрах 35, вход 36 вл етс входом пуска устройства, входы 37 и 38 ЯВЛЯЮТСЯ входами начальной установки устройства.The matrix 16 of the partition registers is made on registers 35, input 36 is the device start input, inputs 37 and 38 are the inputs for the initial installation of the device.
В качестве распределителей импульсов могут быть использованы кольцевые регистры сдвига.Ring shear registers can be used as pulse distributors.
Устройство работает следующим образом .The device works as follows.
Под нечетким графом G понимаетс графBy a fuzzy graph G is meant a graph
G IW, .(W)- ,G IW. (W) -,
где W - множество пар вершин графа; л) - множество св зывающих их, дуг с заданньгми функци ми принадлежности и,. (W) ;where W is the set of pairs of vertices of the graph; l) —a set of links between them, arcs with given membership functions, and ,. (W);
,1. ,one.
II
Множество W и функции |ix. ,(W), соответствующие его элементам, задаютс матрицей I5 узлов принадлежности, т.е матрицей смежности некратного графа, в узлах которой заданы функции принадлежности ,и (W) .The set W and functions | ix. , (W), corresponding to its elements, are given by the matrix of I5 membership nodes, i.e. the matrix of adjacency of a non-multiple graph, at the nodes of which membership functions are specified, and (W).
В исходном состо нии в регистре 22 хранитс число -И, где М - максимальна размерность матрицы 15, а в регистре 23 - число М+1. Каждый регистр 24 соответствует одной строке матрицы смежности, а К-й разр д всех регистров 24 соответствует К-му столбцу матрицы 15.In the initial state in the register 22 is stored the number -I, where M is the maximum dimension of the matrix 15, and in register 23 is the number M + 1. Each register 24 corresponds to one row of the adjacency matrix, and the K-th bit of all registers 24 corresponds to the K-th column of the matrix 15.
По сигналу, поступающему на вход 37, число М с регистра 22 переписываетс в счетчик 28, а число М+1 с регистра 23 - в счетчик 29, низкий потенциал с выхода признака переполнени которого, пройд через элемент НЕ 18 и элемент ИЛИ 13, открывает элемент И 7.The signal arriving at input 37, the number M from register 22 is rewritten to counter 28, and the number M + 1 from register 23 to counter 29, the low potential from the output of which overflow sign passes through the element NOT 18 and the element OR 13 opens element and 7.
На вход элемента 3 задержки по входу 38 подаетс импульс сброса, который сбрасывает регистры 24 сдвига, регистры 14 и счетчики 25-27 и устанавливает в ноль триггеры 32 и 31. Этим же сигналом заноситс единица в мла;ц11ий разр д регистров 19 и 20.A reset pulse is applied to the input of delay element 3 at input 38, which resets shift registers 24, registers 14 and counters 25-27 and sets triggers 32 and 31 to zero. With the same signal, unit 1 is entered in millimeters, the bit 11 of registers 19 and 20.
Задержанный элементом 3 задержки импульс сброса поступает на входы опроса схем 34 сравнени , при этом сравниваютс элементы матрицы 15, хран щиес в соответствующих регистрах 33 (значени функций принадлежности) с некоторым пороговым значением, хран щимс в регистре 21. Если значение содержимого регистра 33 больше или равно пороговому значению, в соответствующий разр д регистра 24 записываетс единица, если меньше, записываетс ноль. Устройство готово к работе .The reset pulse delayed by delay element 3 arrives at the polling inputs of the comparison circuits 34, comparing the elements of the matrix 15 stored in the corresponding registers 33 (membership function values) with a certain threshold value stored in the register 21. If the value of the register 33 is greater than or equal to the threshold value, a unit is written to the corresponding register bit 24, if less, zero is written. The device is ready for operation.
При подаче высокого потенциала на вход 36 устройства на вьтходе элемента И 5 по вл ютс тактовые импульсы, так как он открыт высоким потенциалом с выхода элемента НЕ 17, который снимаетс лищь при переходе реверсивного счетчика 28 через ноль, т.е. после М-го тактового импульса.When a high potential is applied to the input 36 of the device at the input of the element And 5, clock pulses appear, as it is open with a high potential from the output of the element NOT 17, which is removed when the reversing counter 28 goes through zero, i.e. after the M-th clock pulse.
Тактовые импульсы проход т через элемент И 10, который открыт высоким потенциалом с инверсного выхода триггера 31, и поступают на входы сдвига регистров 24. Информаци с в.ыхода каждого регистра 24 подаетс на счетный вход соответствующего счетчика 27The clock pulses pass through the element 10, which is open to high potential from the inverse output of the trigger 31, and is fed to the shift register inputs 24. Information from the output of each register 24 is fed to the counting input of the corresponding counter 27
После прихода М-го тактового импульса на вычитающий вход счетчика 28 он переходит в нулевое состо ние,так как в исходном состо нии в него записано число М, соответствующее мак-, симальной размерности матрицы 15. На выходе переполнени реверсивного счетчика 28 по вл етс уровень логи ческой единицы, который устанавливает триггер 31 в единичное состо ние и через элемент НЕ 17 запрещает дальнейшее прохождение тактовых импульсов через элемент И 2. За М тактов информаци в регистрах 24 переписьгеа- етс полностью и соответствует исходной матрице смежности. При этом в соответствующих счетчиках 2 записано число единиц, содержащеес в соответ- ствзтощей Строке матрицы смежности.After the arrival of the M-th clock pulse on the subtracting input of counter 28, it goes to the zero state, since in the initial state it contains the number M corresponding to the maximum dimension of the matrix 15. At the overflow output of the reversible counter 28, the level appears the logical unit that sets the trigger 31 to the one state and through the element NOT 17 prohibits further passage of the clock pulses through the element AND 2. For M cycles, the information in the registers 24 is completely census and corresponds to the initial matrix adjacency. In this case, the corresponding counters 2 contain the number of units contained in the corresponding row of the adjacency matrix.
(М+1)-й импульс с генератора 1 тактовых импульсов проходит через элемент И 8, который откроет его высоким потенциалом с выхода признака переполнени реверсивного счетчика 28 и, проход через элемент ИЛИ 12, переписывает с регистра 22 на реверсивный счетчик 28 число М, соответствующее размеру исходной матрицы смежности . На выходе признака переполнени реверсивного счетчика 28 по вл - етс низкий потенциал, который закрывает элемент И 8 и, проход через эле-25 счетчика 25 и счетчика 26 при услоThe (M + 1) -th pulse from the clock pulse generator 1 passes through the AND 8 element, which opens it with a high potential from the output of the overflow indication of the reversible counter 28 and, passing the OR 12 element, rewrites the M number from the register 22 to the reversing counter 28 corresponding to the size of the original adjacency matrix. At the output of the overflow sign of the reversible counter 28, a low potential appears, which closes the element 8 and the passage through the element 25 of the counter 25 and the counter 26 subject to
мент НЕ 7, разрешает прохождение тактовых импульсов через элемент И 5.ment NOT 7, allows the passage of clock pulses through the element And 5.
Кроме того, (М+1)-й импульс устанавливает эталонное значение, соответствующее первому уровню верпшн (т.е. все единицы в строке), на счетчике 29, поступа на его вычитающий вход, а так как в нем хранитс число (М+1), то после этой операции оно становитс равным М. Это эталонное значение сравниваетс поочередно с числами , наход щимис в счетчиках 2. Информаци со всех счетчиков 2 через блок 14 элементов ИЛИ подаетс на схему 30 сравнени .In addition, the (M + 1) th pulse sets a reference value corresponding to the first level of the vertex (i.e., all units in a row), on counter 29, arriving at its subtracting input, and since it stores a number (M + 1), then after this operation it becomes equal to M. This reference value is compared alternately with the numbers in counters 2. Information from all counters 2 through block 14 of the elements OR is fed to the comparison circuit 30.
Запись информации в матрицу 16 происходит следующим образом.Recording information in the matrix 16 is as follows.
За такт (М+1)-го импульса проходит сравнение с эталоном числа, наход щегос в первом счетчике 27. Если сравнение произошло, схема 30 сравнени вырабатьшает сигнал, который устанавливает триггер 32 в единичное состо ние, записывает в первый ре- гистр 38 строки, отведенной под наивысший класс, содержимое счетчика 25, которое соответствует номеру первого счетчика 27. Этот же импульс увеличивает содержимое счетчика 26 позиций на единицу в случае, если при дальнейшей проверке найдены еще строки, вход щие в данный уровень. Если же сравнени не произошло, все схемы остаютс в первоначальном состо нии.For the (M + 1) -th pulse, a comparison is performed with the reference number in the first counter 27. If a comparison has occurred, the comparison circuit 30 generates a signal that sets the trigger 32 to one state, writes to the first register 38 lines allocated for the highest class, the contents of counter 25, which corresponds to the number of the first counter 27. This same pulse increases the contents of the counter 26 positions by one if, upon further checking, more lines are found that are included in this level. If the comparison did not occur, all circuits remain in their original state.
Следующий тактовый импульс через элемент И 5 поступает на вычитающий вход счетчика 28, проходит через элемент И 6, открытьй высоким потенциалом с выхода триггера 31, и поступает на регистр 19 и счетчик 25 номера строк матрицы смежности . Под действием тактового импульса единица в регистре 19 сдвига етс на один разр д, разреша прохождение через блок 11 элементов И на схему 30 сравнени информации с второго счетчика 27, и увеличивает содержимое счетчика 25 5 на единицу, что соответствует второй строке.The next clock pulse through the element And 5 enters the subtractive input of the counter 28, passes through the element And 6, open high potential from the output of the trigger 31, and enters the register 19 and the counter 25 of the row number of the adjacency matrix. Under the action of a clock pulse, the unit in the register 19 is shifted by one bit, allowing passage of AND elements through the block 11 to the information comparison circuit 30 from the second counter 27, and increases the content of the counter 25 5 by one, which corresponds to the second row.
Таким образом, по приходу тактовых импульсов содержимое всех счетчиков 27 поочередно подаетс на схему 30 сравнени и при совпадении с эталонным значением в соответствующий регистр 14 записываетс номер строки матрицы смежности. При этом измен етс состо ние регистра 9,Thus, upon arrival of the clock pulses, the contents of all the counters 27 are alternately fed to the comparison circuit 30 and, if they coincide with the reference value, the row number of the adjacency matrix is written to the corresponding register 14. This changes the state of register 9,
00
5five
о about
5five
00
5five
ВИИ, что сравнение вл етс неоднократным .VII that comparison is repeated.
После того как проверено содержимое всех счетчиков 27 цо данному уровню, содержимое счетчика 28 становитс равным нулю, на его выходе признака переполнени по вл етс высокий потенциал, который, проход через элемент НЕ 17, запрещает прохождение тактовых импульсов с выхода генератора 1 через элемент И 5. В исходном состо нии на регистре 20 единица находитс в младшем разр де, (М+1)-и импульс, пройд через элемент 8 И, установит в счетчик 28 чис- число М, поступит на вычитающий вход счетчика 29 и установит число минус один. Если в предыдущем шаге были сравнени , триггер 20 находитс в единичном состо нии и разрешает прохождение (М+1)-го импульса через элемент И 9 на вход сдвига кольцевого сдвигового регистра 20 и на вход установки в ноль счетчика 26.After the contents of all the counters 27 Zo are checked for a given level, the contents of the counter 28 become equal to zero, a high potential appears at its output, indicating that the passage through the element NOT 17 prevents the passage of clock pulses from the output of the generator 1 through the element 5 In the initial state on register 20, the unit is in the lower order, (M + 1) -and the pulse passed through the element 8 AND sets 28 numbers to the counter, goes to the subtracting input of counter 29 and sets the number minus one . If there were comparisons in the previous step, the trigger 20 is in the unit state and allows the (M + 1) -th pulse to pass through the AND 9 element to the shift input of the ring shift register 20 and to the zero input of the counter 26.
Под действием этого импульса единица в регистре 20 перемещаетс на один разр д, и на следующем этапе работы информаци записываетс в следующую строку матрицы 16, что соответствует новому уровню. Тот же (М+1)-и импульс, задержанный во вре- |мени элементом 33 задержки на врем , необходимое дл перемещени единицы в регистре 20 и установки в нольUnder the action of this pulse, the unit in register 20 is moved one bit, and at the next stage of operation, the information is recorded in the next row of the matrix 16, which corresponds to a new level. The same (M + 1) s pulse delayed by the delay element 33 for the time required to move the unit in register 20 and set to zero
счетчика 26, установит в ноль триг- гер 32, и процесс работь) устройства повтор етс .counter 26, sets trigger 32 to zero, and the operation process of the device is repeated.
После того как (М+)-й импульс генератора 1 тактовых импульсов на очередном шаге работы устройства установит на реверсивном счетчике 29 значение ноль, т.е. значение функции принадлежности низшего уровн вершин , на его выходе признака переполнени по вл етс высокий потенциал, который, пройд через элемент НЕ 18, постзшает на элемент ИЛИ 13, на выходе которого по вл етс высокий потенциал , так как он открыт высоким потенциалом с выхода элемента НЕ 17. После того как содержимое счетчика 28 достигнет нол , на его выходе признака переполнени по вл етс высокий потенциал, который, проход че рез элемент НЕ 7 и элемент ИЛИ 13, закрывает элемент И прещает прохождениеAfter the (M +) th pulse of the generator of 1 clock pulses at the next step of the device operation sets the value 29 on the reversing counter, i.e. the value of the membership function of the lowest vertex level, at its output a sign of overflow appears high potential, which, having passed through the element NOT 18, posts to the element OR 13, the output of which appears high potential, as it is open with a high potential from the output of the element NOT 17. After the contents of the counter 28 reach zero, a high potential appears at the exit of the overflow sign, which, passing through the element NOT 7 and the element OR 13, closes the element And stops the passage
7 и тем самым затактовых импульсов с генератора ва завершена.7, and thus the attack pulses from the generator wa, is completed.
1. Работа устройстФормула изо. бретени 1. Work device Formula from. bratis
25 которого подключен к информационным входам регистров матрицы разбиений, К-й выход (,. .. ,М, где М - максимальное число вершин графа) первого распределител импульсов подключен к25 of which is connected to the information inputs of the registers of the partitioning matrix, the K-th output (,. .., M, where M is the maximum number of graph nodes) of the first pulse distributor is connected to
Устройство дл Исследовани нечетких графов, содержащее генератор так- зо первому входу К-го блока элементов ИA device for Investigating fuzzy graphs containing the generator also for the first input of the K-th block of AND elements
товых импульсов, шесть элементов И, группу регистров сдвига, группу счетчиков , элемент задержки, дешифратор, три реверсивных счетчика, два элемента ИЛИ, два, элемента НЕ, два счетчика и матрицу узлов принадлежности, причем выход генератора тактовых импульсов подключен к первому входу пер вого элемента И, отличающеес тем, что, с целью расширени класса решаемых задач за счет разбиени множества вершин нечеткого графа на уровни по количеству смежных ребер с учетом значени их функций принадлежности , в него введены два распределител импульсов, три регистра, группа блоков элементов И, блок элементов ИЛИ,схема сравнени , два триггера и матрица регистров разбиений, а каждьй узел матрицы принадлежности содержит схему сравнени и регистр, информационный выход которого подключен к первому информационному входу схемы сравнени того же узла матрицы принадлежности, выход первого элемен- та И подключен к первому входу второго элемента И, и первому входу третьего элемента И, второй вход которого вл етс входом пуска устройства,two pulses, six elements AND, a group of shift registers, a group of counters, a delay element, a decoder, three reversible counters, two OR elements, two, a NO element, two counters, and a matrix of membership nodes, the output of the clock generator is connected to the first input of the first element And, characterized in that, in order to expand the class of tasks by dividing the set of vertices of a fuzzy graph into levels according to the number of adjacent edges, taking into account the value of their membership functions, two impedance three registers, a group of blocks of elements AND, a block of elements OR, a comparison circuit, two triggers and a partition register matrix, and each node of the membership matrix contains a comparison circuit and a register whose information output is connected to the first information input of the comparison circuit of the same membership matrix node , the output of the first element AND is connected to the first input of the second element AND, and the first input of the third element AND, the second input of which is the device start input,
255036255036
выход третьего элемента И подключен к первым входам четвертого и п того элементов И и вычитающему входу первого реверсивного счетчика, выход признака переполнени которого подключен к информационному входу первого триггера, входу первого элемента НЕ и второму входу второго элемента И, выход которого подключен к выfO читаюш,ему входу второго реверсивного счетчика, первому входу шестого элемента И, входу элемента задержки и первому входу первого элемента ИПИ, выход которого подключен к входу писи первого реверсивного счетчика и входу чтени первого регистра, выход которого подключен к информационному входу первого реверсивного счетчика , пр мой выход первого триггераthe output of the third element AND is connected to the first inputs of the fourth and fifth elements AND and the subtractive input of the first reversible counter, the output of the overflow sign of which is connected to the information input of the first trigger, the input of the first element NOT and the second input of the second element AND whose output is connected to you, it to the input of the second reversible counter, the first input of the sixth element I, the input of the delay element and the first input of the first element of the IPI, the output of which is connected to the input of the record of the first reversible counter and the input reading the first register, the output of which is connected to the information input of the first reversible counter, direct output of the first trigger
20 подключен к второму входу четвертого элемента И, выход которого подключен к тактовому входу первого распределител импульсов и счетному входу первого счетчика, информационньй выход20 is connected to the second input of the fourth element And, the output of which is connected to the clock input of the first pulse distributor and the counting input of the first counter, the information output
25 которого подключен к информационным входам регистров матрицы разбиений, К-й выход (,. .. ,М, где М - максимальное число вершин графа) первого распределител импульсов подключен к25 of which is connected to the information inputs of the registers of the partitioning matrix, the K-th output (,. .., M, where M is the maximum number of graph nodes) of the first pulse distributor is connected to
зо первому входу К-го блока элементов Иfrom the first input of the K-th block of elements AND
00
группы, выход которого подключен к соответствук1щему входу блока элементов ИЛИ, вьжод которого подключен к первому входу схемы сравнени , выход с второго регистра подключен к информационному входу второго реверсивного счетчика, информационный выход которого подключен к второму входу схе- мгз1 сравнени , выход признака равенства которой подключен к счетному входу второго счетчика, входам разрешени записи регистров матрицы разбиений и информационному входу второго триггера, выход элемента задержки подключен к входу установки в О второго триггера, выход которого подк.шочен к второму входу шестого элемента И, выход которого подключен к входу установки в О второго счетчика и тактовому входу второго распределител импульсов, К-й выход которого подключен к тактовым входам всех регистров К-й строки матритды разбиений, информационный выход второго счетчика подключен к входу дешифратора, К-й выход которого подключен к входам записи всех регистров К-го столбца матрицы разбиений, инверсный выход первого триггера подключен кthe group whose output is connected to the corresponding input of the block of elements OR, whose output is connected to the first input of the comparison circuit, the output from the second register is connected to the information input of the second reversible counter, the information output of which is connected to the second input of the comparison circuit that is connected to the counting input of the second counter, the resolution of the recording entries of the registers of the partitioning matrix and the information input of the second trigger, the output of the delay element is connected to the input of the installation in O to The first trigger whose output is connected to the second input of the sixth element I, the output of which is connected to the installation input in O of the second counter and the clock input of the second pulse distributor, whose K-output is connected to the clock inputs of all registers of the K-th line of the partition matrix, the information output of the second counter is connected to the input of the decoder, the K-th output of which is connected to the recording inputs of all registers of the K-th column of the partitioning matrix, the inverse output of the first trigger is connected to
5five
00
второму входу п того элемента И, выход которого подключен к входу сдвига всех регистров сдвига группы, выход третьего регистра подключен к вторым информационным входам схем сравнени всех узлов матрицы принадлежности , первый вход начальной установки устройства подключен к входам опроса схем сравнени всех узлов матрицы принадлежности, выход признака неот зицательного результата схемы сравнени узла Р-й строки К-гоthe second input of the fifth element I, the output of which is connected to the shift input of all group shift registers, the output of the third register is connected to the second information inputs of the comparison circuits of all nodes of the membership matrix, the first input of the initial installation of the device is connected to the polling inputs of the comparison circuits of all nodes of the membership matrix, output the sign of the unsatisfactory result of the comparison scheme of the node of the Pth row of the Kth
255038255038
столбца матрицы принадлв-жности подключен к входу установки в 1 Р-го разр да К-го регистра сдвига группы, последовательный информационный выход которого подключен к своему последовательному информационному входу и счетному входу К-го счетчика группы , информационный выход которого подключен к второму входу К-го блока элементов И группы,второй вход первого элемента ИЛИ группы вл ете вторым входом начальной установки устройства.column of the matrix of ownership is connected to the input of the installation in the 1 P th digit of the K-th group shift register, the serial information output of which is connected to its serial information input and the counting input of the K-th group counter, the information output of which is connected to the second input K th block of AND group elements, the second input of the first element OR group is the second input of the initial device setup.
fOfO
/5/five
Редактор Н.РогуличEditor N.Rogulich
Составитель А.МишинCompiled by A. Mishin
Техред И.Попович Корректор Л.ПилипенкоTehred I.Popovich Proofreader L.Pilipenko
Заказ 3112/46 Тиразк 672ПодписноеOrder 3112/46 Tirazk 672Subscription
ВНИИПИ Государственного комитета СССРVNIIPI USSR State Committee
по делам изобретений и открытий 113035, Москва, Ж-35, Рашуска наб., д.4/5for inventions and discoveries 113035, Moscow, Zh-35, Rashuska nab., 4/5
Производственно-полиграфическое предпри тие,г.Ужгород,ул.Проектна ,4Production and printing company, Uzhgorod, Projecto st., 4
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU864041970A SU1325503A1 (en) | 1986-03-24 | 1986-03-24 | Device for studying undecipherable graphs |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU864041970A SU1325503A1 (en) | 1986-03-24 | 1986-03-24 | Device for studying undecipherable graphs |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1325503A1 true SU1325503A1 (en) | 1987-07-23 |
Family
ID=21228233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU864041970A SU1325503A1 (en) | 1986-03-24 | 1986-03-24 | Device for studying undecipherable graphs |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1325503A1 (en) |
-
1986
- 1986-03-24 SU SU864041970A patent/SU1325503A1/en active
Non-Patent Citations (1)
| Title |
|---|
| Авторское свидетельство СССР № 943738, кл. G 06 F 15/20, 1980. Авторское свидетельство СССР № 1120341, кл. G 06 F 15/20, 1983. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| de Bruijn | Color patterns that are invariant under a given permutation of the colors | |
| US3949365A (en) | Information input device | |
| SU1325503A1 (en) | Device for studying undecipherable graphs | |
| US4549283A (en) | Digital time delay circuit with high speed and large delay capacity | |
| SU1251049A1 (en) | Device for determining route | |
| SU1405058A1 (en) | Test code generator | |
| SU943731A1 (en) | Device for code sequence analysis | |
| SU1501084A1 (en) | Device for analyzing graph parameters | |
| SU1260962A1 (en) | Device for test checking of time relations | |
| SU1300459A1 (en) | Device for sorting numbers | |
| SU1667150A1 (en) | Indicator device | |
| SU1255976A1 (en) | Device for determining coordinates of tracks | |
| SU1124331A2 (en) | System for automatic inspecting of large-scale-integrated circuits | |
| SU1298768A1 (en) | Device for generating column chart | |
| SU1341649A1 (en) | Device for determining number of subgraph nodes of graph | |
| SU1608657A1 (en) | Code to probability converter | |
| SU1695283A1 (en) | Controlled n-bit pulse distributor | |
| SU1583941A1 (en) | Device for comparison of information files | |
| SU1307463A1 (en) | Device for investigating graphs | |
| SU1341651A2 (en) | Histogram forming device | |
| SU1411773A1 (en) | Device for studying graphs | |
| SU1587534A1 (en) | Device for solving problems on graphs | |
| SU1012238A1 (en) | Number comparison device | |
| SU1176321A1 (en) | Arithmetic-logic unit | |
| SU798810A1 (en) | Device for comparing code weights |