SU1322510A1 - Устройство дл приема многочастотных сигналов - Google Patents

Abstract

Изобретение относитс  к радиотехнике и св зи. Цель изобретени  - повьшение помехоустойчивости и упрощение устр-ва путем уменьшени  количества каналов обработки сигналов. Устр-во содержит усилитель 1, перестраиваемые полосовые фильтры 2 и 3, пороговые блоки 4 и 6, блоки управлени  (БУ) 5 и 7, блок 8 сравнени  кодов , сумматор 9, счетчик 10, эл-т ШШ 11, блоки задержки (БЗ) 12 и 13, дешифратор 14 и блок 15 пам ти. Под действием управл ющих сигналов фильтры 2 и 3 последовательно мен ют частоту своей настройки с нижней частоты до верхней частоты рабочего диапазона . При точной настройке на принимаемую частоту на их выходах по вл ютс  сигналы, которые привод т к срабатыванию пороговых блоков 4 и 6, вызывающих фиксацию управл кщих сигналов БУ 5 и 7 на уровне, при котором произошла настройка на входную частоту. Йри этом исключаетс  ложное срабатывание от случайной помехи. Цель достигаетс  введением фильтров 2 и 3, БУ 5 и-7, сумматора 9, счетчика 10, эл-та ШШ 11, БЗ 13 и дешифратора 14. Дана ил. выполнени  БУ. 3 ил. СЛ СО to ю СП Bofxoff

Description

Изобретение относитс  к радиотехнике и св зи, в частности к телефо-- нии, и может быть использовано дл  управлени  коммутационным оборудованием . электронных АТС.Цель изобретани - повьпиение помехоустойчивости и упрощение устройства путем умень цени  количества каналов обработки сигналов.

На фиг,1 приведена структурна  электрическа  схема устройства дл  приема многочастотных сигналов; на фиг,2 и 3 - схема блока управлени  и график его работы,

Устройство содержит усилитель 1, первый и второй перастраиваемые полосовые фильтры 2 и 3j первый пороговый блок 4, первый блок 5 управлени , второй пороговый блок 6, второй блок 7 управлени , блок 8 сравнени  кодов, сумматор 9, счетчик 10,, элемент ИЛИ 11, первый и второй блоки 12 к 13 - задержки, дешифратор 14 и блок 15 пам ти .

Блок 5 управлени  содержит источ- ник 16 посто нного напр жени , ключи 17 - 19, аналого-цифровой преобразователь (АЦП) 20 интегрирутощуто КС-цепочку 21 и два диода 22 и 23,

Устройство дл  приема многочастот- ных сигналов работает следующим образом .

Вводные сигналы принимаютс  усилителем 1, где усиливаютс , и нормируют- с  по амплитуде. На управл ющие входы первого и второго перестраиваемых полосовых фильтров 2 и 3 поступают со сдвигом во времени управл 1ош;ие сигналы соответственно с первого и второго блоков 5 и 7 управлени э т.е, второй перестраиваемый полосовой фильтр 3 включаетс  позже, чем первый: перест раиваемый полосоной фильтр 2„ Под действием управл ющих сигналов первый и второй перестре иваем ые полосовые фильтры 2 и 3 пос-ледовательно мен ют частоту своей настройки с нижней частоты до верхней частоты рабочего диапазона . При точной настройке на при- нимаемую частоту на их выходах по вл ютс  сигналы, которые привод т к срабатыванию nepiioro и второго пороговых блоков 4 и 6. Сигналы с их выходов поступают на первые входы пер- вого и второго блоков 5 и 7 управлени  и вызывают фиксацию управл ющих сигналов на ypoBfse, при котором про-- изошла настройка на входную частоту.

С выходов первого и второго блоков 5 и 7 на входы блока 8 поступают коды , соответствующие принимаемой в соответствующем кан;1ле частоте. При этом код с выхода второго блока 7 поступает позже, чем код с выхода первого блока 5, благодар  чему исключаетс  ложное срабатывание от случайной помехи

В блоке 8 производитс  сравнение кодов, поступаю1цих с первого и второго блоков 5 и 7 управлени . При равенстве кодов, т,е, при н-астройке первого и второго перестраивае1У1ых полосовых фильтров 2 и 3 на одну и ту же частоту, на выходе блока 8 по вл етс  сигнаЛд разреаиающий запись кода с выхода первого блока 5 в сум1-ш тор 9, Этот же сигнал через элемент РШИ 11 поступает на второй вход первого блока 5, а через второй блок 13 - на второй вход второго блока 7, после чего на заправл ющих выходах первого и второго блоков 5 и 7 управлени  по вл ютс  сдвинутые во времени управл ющие сигналы. Благодар  действию этих сигналов первый и второй перестраиваемые полосовые фильтрь 2 и 3 начинают мен ть частоту своей настройки от определенной уже частрты к верхней границе своего рабочего диапазона . Если кодыд поступающие с выходов первого и второго блоков 5 и 7 управлени , не совпадают, то с выхода блока В поступает сигнал запрещающий запись кода с выхода первого блока 5 в сумматор 9, Этот же сигнал через элемент ЮШ 11 поступает на второй вход первого блока З, а через второй блок 13 поступает на второй вход второго блока 7, что приводит к тому, что первый и второй перестраи- полосовые фильтры 2 и 3 возв- раш.аютс  в исходное положение.

После того, как аналогично описанному вьше, будет определен код второй частоты, этот код поступит в сумматор 9 и сложитс  с кодом, соответствую- первой частоте,

Счетчик 10 считывает число разрешающих суммирование импульсов с выхода блока 8 и до приходу второго импульса с его выхода выдает сигнал на второй управл ющий вход сумматора 9 разрешающий считывание суммарного кода в дешифратор 14, На выходе дешифратора 14 по вл етс  сигнал, определ ющий цифру номера, соответствующего паре значений частот. Полученна  циф313

pa номера поступает в блок 15 и хранитс  там до получени  полного передаваемого номера. В то же врем  сигнал с выхода счетчика 10 через первый блок 12 и элемент ИЛИ 11 Поступает на второй вход первого блока 5, а также поступает через второй блок 13 на второй вход второго блока 7, что приводит к тому, что первый и второй перестраиваемые полосовые фильтры 2 и 3 возвращаютс  в исходное положение и процесс повтор етс  снова до определени  следующей входной частоты.

На первый вход блока 5 управлени  поступает сигнал с порогового элемента 4. Пока управл емьш полосовой фильтр 2 не настроен на входную частоту , на выходе порогового элемента 4 присутствует сигнал положительной пол рности. Когда управл емьй полосовой фильтр 2 настроен на входную частоту , на выходе порогового элемента 4 сигнал отсутствует.

На выходе блока 8 анализа кода при равенстве поступающих кодов по вл етс  импульс положительной пол рности. Если поступающие, коды не равны, на выходе блока 8 анализа кода по вл етс  импульс отрицательной пол рности. Ключи 17 и 18 в блоке 5 управлени  при поступлении на их управл ющий вход, положительного импульса замыкаютс , а при отсутствии сигнала - разомкнуты . Ключ 19 в блоке 5 управлени  при поступлении отрицательного импульса на управл ющий вход замыкаетс , а при отсутствии сигнала - разомкнут .

Блок 5 управлени  работает следующим образом (фиг.3).

Пока управл емьй полосовой фильтр 2 не настроен на входную частоту, на выходе порогового элемента 4 имеетс  сигнал положительной пол рности и ключ 18 замкнут. Напр жение с источ- ника 16 посто нного напр жени  через ключ 18 поступает на интегрирующую RC-депочку. Напр жение на конденсаторе С растет (график а, фиг.З) до тех пор, пока управл емьш полосовой фильт 2 не настроитс  на входную частоту. После этого на выходе порогового элемента 4 сигнала не имеетс  и ключ 18 размыкаетс . Напр жение на конденсаторе С остаетс  на заданном уровне (график Ь, фиг.З). Это напр жение с помощью АЦП 20 преобразуетс  в код, который поступает на вход блока 8 анализа кода. Аналогичным образом на

10 4

блок 8 анализа кода поступает, код с блока 7 управлени . При равенстве кодов с выхода блока 8 анализа кодов импульс положительной пол рности че- .рез элемент ИЛИ 11 поступает на второй вход блока 5 управлени  и через диод 22 - на управл ющий вход ключа 17, что приводит к замыканию ключа 17. После этого напр жение на конденсаторе С.начинает увеличиватьс  (график с, фиг.З), что приводит к перестройке управл емого полосового фильтра 2. Вследствие этого на вых&де порогового элемента 4 по вл етс  положительное напр жение и ключ 18 замыкаетс . Напр жение на конденсаторе С увели иваетс  до тех пор, пока управл емый полосовой фильтр 2 не настроитс  на вторую входную частоту (график d, фиг.З). После этого процесс преобразовани  частоты и сравнени  кодов будет аналогичен описанному выше. Если сравниваемые коды не равны , то на выходе блока 8 анализа кода по вл етс  импульс отрицательной пол рности , которьй, пройд  через элемент ИЛИ 11 и диод 23, поступает на управл ющий вход ключа 19 и замыкает его. После этого напр жение на конденсаторе С становитс  равным нулю и управл емьй полосовой фильтр 2 возвращаетс  в исходное положение. Процесс начинаетс  снова (график Е, фиг.З).

По приходу второго положительного импульса с выхода блока 8 анализа кода при правильной настройке на выходе счетчика 10 импульсов по вл етс  импульс отрицательной пол рности, который , пройд  через первьй блок 12 задержки , элемент ИЛИ 11 и диод 23, поступает на управл ющий вход ключа 19 и замыкает его. После этого напр жение на конденсаторе С становитс  равным нулю и управл емьй полосовой фильтр 2 возвращаетс  в исходное состо ние . Процесс начинаетс  снова (график F, фиг.З).

Claims (1)

1. Формула изобретени 

   Устройство дл  приема многочастот- ных сигналов, содержащее усилитель, первьй и второй пороговые блоки, первый блок задержки, блок сравнени  кодов и блок пам ти, отличающеес  тем, что, с целью повьше- ни  помехоустойчивости и упрощени  устройства путем уменьшени  количе5 132 ства каналов обработки сих налов, введены первый и второй блоки управлени , первый и второй перестраиваемые полосовые фильтры, второй блок задержки , элемент И1Ш, счетчик и последо- вательно соединенные сумматор и дешифратор , выход которого подключен к входу блока пам ти, причем выход усилител  подключен к объединенным входам первого и второго перестраиваемых полосовых фильтров, вькоды которых через соответствующие первый и второй пороговые блоки подключены к первым входам соответствующих первого и второго блоков управлени , информацион- ные выходы которых подключены соответственно к первому и второму входам

   06

   блока сравнени  кодов, выход которого подключен, к объединенным первому входу элемента ШШ и к входу записи сумматора непосредственно и через счетчик и первый блок задержки к объединенным второму входу ИЛИ и входу считывани  сумматора, информационный вход которого подключен к информационному выходу первого блока управлени , второй вход которого через блок задержки объединен с вторым входом второго блока управлени  и подключен к выходу элемента И.11И, при этом управл ющие Ёыходы первого и второго блоков управлени  подключены к управл ющим входам соответствующих первого и второго перестраиваемых фильтров.

   9иг.2

   Фиг.

   Редактор Е.Папп

   Составитель В.Шевцов

   Техред л.Олийнык Корректор Л.Пилнпенко

   Заказ 2880/57Тираж 638 Подписное

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4