SU1319201A1 - Логическое переключающее устройство дл раздельного управлени группами непосредственного преобразовател частоты - Google Patents
Логическое переключающее устройство дл раздельного управлени группами непосредственного преобразовател частоты Download PDFInfo
- Publication number
- SU1319201A1 SU1319201A1 SU853982748A SU3982748A SU1319201A1 SU 1319201 A1 SU1319201 A1 SU 1319201A1 SU 853982748 A SU853982748 A SU 853982748A SU 3982748 A SU3982748 A SU 3982748A SU 1319201 A1 SU1319201 A1 SU 1319201A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- elements
- inputs
- direct
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
Abstract
Изобретение относитс к электротехнике и может быть использовано дл раздельного управлени непосредственным преобразователем частоты. Целью изобретени вл етс повышение симметрии выходного напр жени преобразовател . Под действием помехи сигнал 1 приобретает значение О, тогда на R-вход триггера 8 с выхода элемента ЗАПРЕТ 5 подаетс I, триггер устанавливаетс в состо ние ,что приводит к по влению на выходе одновибратора 9 импульса дискриминации помехи. Пока помеха присутствует в сигнале 1 импульс дискриминации не проходит через элемент ИЛИ-НЕ 7, так как на другой его вход подаетс 1 с выхода элемента ЗАПРЕТ 5. Так как длительность помехи меньше длительности импульса на выходе одновибратора, то в момент окончани помехи импульс дискриминации проходит через элемент ИЛИ-НЕ 7 на S-вход триггера 8, после чего импульс дискриминации помехи снимаетс с входа элемента ИЛИ I1. На врем присутстви импульсов дискриминации выходные сигналы устройства раздельного управлени блокируютс . 2 ил. S S (Л ее
Description
Изобретение относитс к электротехнике и может быть использовано дл раздельного управлени непосредственными преобразовател ми частоты.
Цель изобретени - повышение симметрии выходного напр жени преобразовател .
На фиг,I приведена схема предлагаемого устройства; на фиг,2 - временные диаграммы, сигналов на выходах соответствующих элементов, по сн ющие его работу,
Устройство содержит первый и второй формирователи I и 2 импульсов, элемент НЕ 3, четвертый элемент ИЛИ 4, третий 5 и четвертый 6 элементы ЗАПРЕТ, элем ент ИЛИ-НЕ 7, триггер 8, одновибратор 9, элемент 10 задержки, третий элемент ИЛИ 11, элемент НЕ 12, первый 13, второй 14, третий 15 и четвертый 16 элементы И, первый 17 и второй 18 элементы ИЛИ и первый 19 и второй 20- элементы ЗАПРЕТ .
На входы формирователей 1 и 2 импульсов подаютс соответственно логические сигналы и. и и, .разрешающие формирование на выходе данной фазы преобразовател положительной или отрицательной полуволны выходного напр жени . Входы элемента ИЛИ 4 подключены к выходам формирователей 1 и 2 импульсов, а его выход соединен с инверсными входами элементов ЗАПРЕТ 5 и 6. На пр мой вход элемента 5 подаетс инверси логического сигнала 1 о наличии тока в данной выходной фазе преобразовател , R-вход триггера 8 соединен с выходом элемента 5, а его S-вход - с выходом элемента ИЛИ-НЕ 7. Первьш вход элемента 7 подключен к выходу элемента 5, а второй вход - к выходу элемента 6. На пр мой выход триггера 8 подключен одновибратор 9, запускаемый фронтом 1/0, и элемент 10 задержки заднего фронта. Первый вход элемента ИЛИ 11 соединен с выходом одновибратора 9, а. его второй вход - с выходом элемента IО задержки. Выход элемента 11 подключен к вторым входам элементов И 13 и 16 и к входу элемента НЕ 12. Выход элемента 12 соединен с пр мым входом элемента ЗАПРЕТ бис вторыми входами элементов И 14 и 15. На первые входы элементов И 13 и 14 подаетс сигнал Up, а на первые входы элементов И 15
16 - сигнал и„
5
0
5
0
5
0
5
0
5
Первый вход элемента ИЛИ 17 соединен с выходом элемента 14, а его второй вход - с выходом элемента 16. Первый вход элемента ИПИ 18 соединен с выходом элемента 13, а его второй вход - с вькодом элемента 15. Выход элемента 17 подключен к пр мому входу элемента ЗАПРЕТ 19, а выход элемента 18 - к пр мому входу элемента ЗАПРЕТ 20. Инверсные входы элементов 19 и 20 соединены между собой и подключены к выходу одновибратора 9. Выходной логический сигнал I элемента 19 разрешает формирование положительной полуволны выходного тока данной фазы, а выходной логический сигнал 1. элемента 20 - отрицательной полуволны выходного тока данной фазы.
Устройство работает следующим образом.
Рассматриваетс случай работы устройства дл раздельного управлени (УРУ ) в нормальном режиме, т.е. при отсутствии помех. Пусть в момент tg (фиг. 2) сигналы Т 1 , Up 1 , Up О, а триггер 8 установлен в нулевое состо ние и на выходе УРУ имеем IP 1, т.е. разрешаетс формирование положительного полупериода выходного тока. Триггер 8 при этом находитс в режиме хранени информации, так как на оба его входа с выходов элементов 5 и 7 подаетс нуль. В момент t, сигнал Up становитс равным нулю и на выходе формировател 1 импульсов по фронту 1/0 формируетс единичньй короткий импульс, который, пройд через элементы 4 - 7, обеспечивает на R- и S-входах триггера 8 соответственно комбинацию О и I. Следовательно, триггер 8 устанавливаетс в состо ние Q, 1 и на выходе элементов 11 и I6 сигнал станет равным 1. В результате вькодные сигналы элементов 19 и 20 не измен ютс . Если в момент t ток на выходе преобразовател прекращаетс и сигнал становитс равным нулю, то с выхода элемента 5 на R-вход триггера 8 подаетс 1, в результате триггер устанавливаетс в состо ние . Начина с этого момента, на выходе одновибратора 9 по вл етс единичный импульс с длительностью, дос- таточной дл восстановлени запирающих свойств вентилей выход щей из
31
работы группы. Ттот импульс блокирует через элементы 19 и 20 выходные сигналы I и 1, чем обеспечиваетс необходимое врем паузы дл восстановлени запирающих свойств тиристоров . Элемент 10 задержки исключает сост зание фронтов сигналов на входе элемента ШШ 1 1 . После окончани импульса на выходе одновибратора 9 сигнал вновь становитс равным нулю тем самым снимаетс блокировка с выходных сигналов Iр и 1 и разрешаетс прохождение единичного сигнала 1) ч.ерез элементы 15 и 18 на пр мой вход элемента ЗАПРЕТ 20. В результате на выходе УРУ по вл етс разрешение на формирование отрицательного полупериода тока, т.е. 1| 1 , и на выходе преобразовател по вл етс ток. Триггер 8 при этом находитс в режиме хранени информации .
Пусть в момент времени t. (фиг.2} под действием помехи сигнал 1 приобретает значение О, тогда на R-вход триггера 8 с выхода элемен- та 5 подаетс 1, триггер устанавливаетс в состо ние Q 0, что приводит к по влению на выходе одно- вибратора 9 импульса дискриминации помехи. Пока помеха присутствует в сигнале 1 импульс дискриминации не проходит через элемент 7, так как на другой его вход подаетс 1 с выхода элемента 5. Так как длительность помехи меньше длительности импульса на выходе одновибратора то в момент окончани помехи импульс дискриминации проходит через элемент 7 на S-вход триггера 8 и устанавливает его в предьщущее состо ние Q 1, после чего импульс дискриминации помехи снимаетс с входа элемента ИЛИ 11. В соответствии с указанным пор дком работы схемы на врем присутстви импульсов дискриминации выходные сигналы УРУ блокируютс (фиг.2.
Claims (1)
- Формула изобретениЛогическое переключающее устройство ДЛЯ раздельного управлени группами непосредственного преобразовател частоты с блоком управле НИН, содержащее первый элемент НЕ, вход которого предназначен дл под- клю чени к датчику состо ни прово14д тмости вентилеГг преобразовател , RS-триггер, пр мой выход которого подключен к входам одновибратора, и эт1еь ента задержки, два элементаИЛИ, четыре двухвходовых элемента И, второй элемент НЕ, элеь5ент 1-ШИ-НЕ, два элемента ЗАПРЕТ, второй одно- вибратор, причем длительность импульса одновибраторов больше илиравна времени восстановлени запи- раю1дих свойств вентилей, о т л и- чающеес тем, что, с целью повьш1ени симметрии выходного напр жени , оно снабжено третьим и четвертым элементами ЗАПРЕТ, двум формировател ми импульсов, причем пр мой вход первого элемента ЗАПРЕТА соединен с выходом первого элемента ИЛИ, а пр мой вход второгоэлемента ЗАПРЕТ - с выходом второго элемента 1ШИ, инверсные входы первого и второго элементов ЗАПРЕТ соединены между собой и подключены к выходу одновибратора, выход первогоэлемента ЗАПРЕТ предназначен длподключени к входу блока управлени , разрешаю1цего формирование выходного тока положительного направлени , выход второго элемента ЗАПРЕТ предназначен дл подключени к входублока управлени , разрешающего формирование выходного тока отрицательного направлени , первый вход первого элемента ИЛИ соединен с выходомвторого элемента II, первый вход второго элемента РШИ подключен к выходу первого элемента И, второй вход первого элемента 1-ШИ соединен с выходом четвертого элемента И, второй входвторого элемента ИЛИ соединен с выходом третьего элемента И, первые входы первого и второго элементов И предназначены дл подключенрг к источнику сигнала, разрешающего формирование положительного полупериода выходного напр жени , а первые входы третьего и четвертого элементов И предназначены дл подключени к ис- точнику сигнала, разрешающего формирование отрицательного полупериода выходного напр жени , вторые входы второго и третьего элементов И соединены с выходом второго элемента НЕ, вторые входы первого и четвертогоэлементов И соединены с входом второго элемента НЕ и выходом третьего элемента ИЛИ, первый вход которого соединен с выходом одновибратора.а второй вход - с выходом элемента задержки, при этом входы одновибра- тора и элемента задержки соединены между собой и. подключены к пр мому выходу RS-триггера, R-вход которого подключен к рькоду третьего элемента ЗАПРЕТ, а S-вход - к выходу элемента ИЛИ-НЕ,5 первый вход которого, соединен с выходом третьего элемента ЗАПРЕТ, а второй вход соединен с выходом четвертого элемента ЗАПРЕТ, пр мой вход третьего элемента ЗАПРЕТ подключен к выходу первого элемента ПЕ- , пр мой вход четвертого элемента ЗАПРЕТ подключен к выходу второго элемента НЕ, инверсные вхоВНИИПИ Заказ 2525/52Произв.-полигр. пр-тие, г. Ужгород, ул. Проектна , 4o5ды третьего и четвертого Элементов ЗАПРЕТ соединены между собой и подключены к выходу четвертого элемента И.ПИ, первый вход которого соединен с выходом первого формировател нмпульсов, второй вход соединен с выходом второго формировател импульсов , вход первого формировател импульсов предназначен дл подключени к источнику сигнала, разрешающего формирование положительного полупериода выходного- напр жени , а вход второго формировател импульсов - к источнику сигнала, разрешающего формирование отрицательного полупериода выходного напр жени .Фиг. 2Тираж 660Подписное
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853982748A SU1319201A1 (ru) | 1985-11-29 | 1985-11-29 | Логическое переключающее устройство дл раздельного управлени группами непосредственного преобразовател частоты |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853982748A SU1319201A1 (ru) | 1985-11-29 | 1985-11-29 | Логическое переключающее устройство дл раздельного управлени группами непосредственного преобразовател частоты |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1319201A1 true SU1319201A1 (ru) | 1987-06-23 |
Family
ID=21207435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853982748A SU1319201A1 (ru) | 1985-11-29 | 1985-11-29 | Логическое переключающее устройство дл раздельного управлени группами непосредственного преобразовател частоты |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1319201A1 (ru) |
-
1985
- 1985-11-29 SU SU853982748A patent/SU1319201A1/ru active
Non-Patent Citations (1)
Title |
---|
Полупроводниковые выпр мители./ Под ред.Р.И. Ковалева. М.: Энерги , 1978, с.243. Авторское свидетельство СССР № 1010715, кл. Н 02 М 7/12, 1980. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1319201A1 (ru) | Логическое переключающее устройство дл раздельного управлени группами непосредственного преобразовател частоты | |
SU1010715A1 (ru) | Логическое переключающее устройство дл раздельного управлени группами тиристорного циклоконвертора | |
RU1835586C (ru) | Устройство дл управлени трехфазным автономным инвертором | |
SU1411957A2 (ru) | Селектор импульсов по длительности | |
SU1432755A1 (ru) | Устройство дл вычитани импульсов | |
SU526981A1 (ru) | Измерительный орган дистанционной защиты | |
SU1385244A2 (ru) | Фазовый компаратор | |
SU1644283A1 (ru) | Устройство дл защиты автономного инвертора | |
RU1824671C (ru) | Устройство задержки импульсов | |
SU1141499A1 (ru) | Устройство дл сравнени фаз | |
US3746888A (en) | Magnetic firing circuits | |
SU1610537A1 (ru) | Устройство дл защиты электродвигател посто нного тока от превышени допустимой частоты реверсировани | |
SU1213541A1 (ru) | Делитель частоты с нечетным коэффициентом делени | |
SU1132368A1 (ru) | Делитель частоты с нечетным коэффициентом делени (его варианты) | |
SU1275709A1 (ru) | Устройство дл управлени тиристорным инвертором | |
RU1829106C (ru) | Дискриминатор нулевых биений | |
SU1201955A1 (ru) | Автоматический синхронизатор | |
SU1228235A1 (ru) | Генератор импульсов | |
SU585588A1 (ru) | Многочастотный избиратель | |
SU674622A2 (ru) | Коммутатор | |
SU1718368A1 (ru) | Формирователь импульсов | |
SU1234911A1 (ru) | Устройство дл сравнени двух электрических величин по фазе | |
SU1270883A1 (ru) | Функциональный генератор | |
SU1185525A1 (ru) | Вентильный электропривод посто нного тока | |
SU1088096A1 (ru) | Четырехтактный реверсивный распределитель импульсов дл управлени шаговым двигателем |