SU1309326A1 - Регенератор цифровых сигналов - Google Patents
Регенератор цифровых сигналов Download PDFInfo
- Publication number
- SU1309326A1 SU1309326A1 SU854002324A SU4002324A SU1309326A1 SU 1309326 A1 SU1309326 A1 SU 1309326A1 SU 854002324 A SU854002324 A SU 854002324A SU 4002324 A SU4002324 A SU 4002324A SU 1309326 A1 SU1309326 A1 SU 1309326A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- threshold voltage
- comparator
- pulses
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к технике св зи. Цель изобретени - повышение помехоустойчивости и точности регенерации сигналов. Регенератор содержит усилитель 1, два компаратора 2 и 15, формирователь (Ф) 3 выходных информационных импульсов, вьщелитель 4 так- . товых импульсов, источник 14 опорного напр жени и блок регулировани 5 порогового напр жени , состо щий из инвертора 6, двух эл-тов И 7 и 8,.реверсивного счетчика 9, делител 10 частоты, блока коммутации 11 кодовой комбинации, Ф 12 кодовой комбинации начального числа, блок 13 пам ти и ЦАП 16. Цель достигаетс путем осуществлени автоматической регулировки уровн порогового напр жени компаратора 2. Дл этого в компараторе 15 с помощью источника 14 устанавливаетс пороговое напр жение, точно равное половине амплитудного значени входного сигнала при номинальном коэф. усилени тракта. Использование в петле регулиров ани разомкнутого дискретного инерционного звена (блока регулировани 5) позвол ет за один интервал усреднени получить оптимальное значение порогового напр жени . 1 з.п. ф-лы, 1 ил. (/}
Description
I
Изобретение относитс к технике св зи и может использоватьс в системах св зи с различными видами модул ции .
Цель изобретени - повьшение хоустойчивости и точности регенерации сигналов.
На чертеже цредставлена структурна электрическа схема регенератора цифровых сигналов.
Регенератор содержит входной усилитель 1, компаратор 2, формирователь 3 выходных информационных импульсов, выделитель 4 тактовых импульсов, блок 5 регулировани порогового напр же- .ни , который содержит инвертор 6, первый 7 и второй 8 элементы И, реверсивный счетчик 9, делитель 10 частоты , блок 11 коммутации кодовой комбинации , формирователь 12 кодовой комбинации начального числа, блок
13093262
С выхода дополнительного компаратора 15 импульсы поступают на блок 5, в котором выполн ютс следующие операции .
с Сигнал с выхода дополнительного компаратора 15 поступает на инвертор 6. Выходные сигналы дополнительного компаратора 15 и инвертора 6 поступают на первые входы первого 7 и второ )0 го 8 элемента И, на вторые входы последних поданы импульсы от генератора опорных импульсов, частота следовани которых значительно превышает значение тактовой частоты. В результате на
5 выходах первого 7 и второго 8 элементов отрабатываютс пакеты импульсов число импульсов в которых пропорционально длительности импульсов с вы-, хода дополнительного компаратора 15.
20 Выходы первого 7 и второго 8 элементов И подключены к входам пр мого и обратного счета реверсивного счетчика 9, который устанавливаетс в исходное состо ние импульсами с выхода
13 пам ти, источник 14 опорного напр жени , дополнительный компаратор 15, цифроаналоговый преобразователь 16.
Регенератор работает следующим об- делител 10 частоты. Последний формирует интервал усреднени (Т д Т-TQKT При установке реверсивного счетчика 9 в исходное состо ние в него по импульсному сигналу делител 10 час- 30
разом.
Входна последовательность информационных импульсов, искаженна каналом св зи и помехами, поступает на входной усилитель 1, где усиливаетс до уровн , необходимого дл работы компаратора 2.
Сигнал с выхода компаратора 2 поступает на вьщелитель 4 тактовых имтоты записываетс кодова комбинаци начального числа, равна половине емкости счетчика. Полна емкость счетчика соответствует максимальной амплитуде входного сигнала при номинальпульсов и на формирователь 3 выходных 35 ном коэффициенте усилени тракта.
информационных импульсов, на строби- Дл записи начального числа в
рующий вход которого поступают короткие тактовые импульсы с выхода вьще- лител 4 тактовых импульсов.
В формирователе выходных информа- 40 ционных импульсов производитс стро- бирование короткими импульсами тактовой частоты с выхода компаратора 2 в серединах прин тых посылок. Дл достижени максимальной помехозащищен- 45 ности необходимо осуществить автоматическую регулировку уровн порогового напр жени компаратора 2. С этой целью сигнал с выхода входного усилиблок 11 коммутации подаетс кодова комбинаци от формировател 12 кодовой комбинации начального числа.
При поступлении импульса с выхода делител 10 частоты блок 11 коммутации , соединенный с реверсивным счетчиком 9, отпираетс , и тем самым обеспечиваетс запись начального числа.
Коэффициент делени делител 10 частоты, подключенного к выходу дополнительного компаратора 15, выбираетс с таким расчетом, чтобы обеспечить необходимую величину усреднени
мую величину точности и помехозащищенности регенерации посылок.
Предлагаемый регенератор с цифротел 1 также поступает на вход допол-50 (выделение математического ожидани ) нительного компаратора 15, пороговое и, следовательно, обеспечить требуе- напр жение которого вырабатываетс источником 14 опорного напр жени .
Опорное напр жение дополнительного компаратора 15 устанавливаетс рав-55 вым усреднением предназначен дл ис- ным половине амплитуды входных сигна- пользовани только дл симметричных лов при номинальном значении коэффи- цифровых каналов, в которых Р(1) циента передачи такта и остаетс не- Р(0), где Р(х) - веро тность по в- изменным во времени.лени посылок. Этому условию отвечают
блок 11 коммутации подаетс кодова комбинаци от формировател 12 кодовой комбинации начального числа.
При поступлении импульса с выхода делител 10 частоты блок 11 коммутации , соединенный с реверсивным счетчиком 9, отпираетс , и тем самым обеспечиваетс запись начального числа.
Коэффициент делени делител 10 частоты, подключенного к выходу дополнительного компаратора 15, выбираетс с таким расчетом, чтобы обеспечить необходимую величину усреднени
мую величину точности и помехозащищенности регенерации посылок.
Предлагаемый регенератор с цифро (выделение математического ожидани ) и, следовательно, обеспечить требуе-
вым усреднением предназначен дл ис- пользовани только дл симметричных цифровых каналов, в которых Р(1) Р(0), где Р(х) - веро тность по в- лени посылок. Этому условию отвечают
большинство источников сообщени и каналов св зи.
Если выбрать интервал усреднени , задаваемый делителем 10 частоты Туер за достаточно боль- шое врем обрабо тки среднестатистическое количество импульсов посылок 1 и О одинаково.
При номинальном значении коэффициента передачи тракта за интервал усреднени общее количество импульсов , поступивших по входам пр мого и обратного счета, практически одинаково . Последнее имеет место и при низком отношении E/N(j.
В результате накопленное в реверсивном счетчике 9 к крнду интервала усреднени число близко к числу принудительно установленного в начале интервала усреднени и равного поло- вине емкости реверсивного счетчика 9.
При нарушении оптимальности условий приема, например, из-за изменений интенсивности входного сигнала в выходном сигнале дополнительного компа- ратора 15 по вл етс преобладание. При наличии преобладаний среднестатистическое количество импульсов, поступающих по входам пр мого и обратного счета от первого 7 и второго 8 элементов И, делаетс принципиально различным. В результате к концу интервала усреднени в реверсивном счетчике 9 накапливаетс число, отличающеес от величины начальной установки
Выходы реверсивного счетчика 9 подключены к блоку 13 пам ти, запись в который производитс к концу интервала усреднени по сигналам делител 10 частоты.
Таким образом, число, хран щеес в блоке 13 пам ти, отражает значение и знак рассогласовани по цепи регулировани порога, причем изменение этого числа производитс с темпом ин- тервала усреднени . Интервал усреднени должен выбиратьс в том числе с учетом интервала коррел ции изменени уровн линейного сигнала.
Дп обеспечени возможности регу- лировани выход блока 13 пам ти подключен к блоку цифроаналогового преобразовател 16, на выходе которого отрабатываетс медленно мен ющеес напр жение, поступающее на регулирую- щий пороговый вход компаратора 2.
Блок 5 представл ет собой разомкнутое дискретное инерционное,звено в контуре авторегулировани .
Выбира соответствующим образом частоту опорного генератора и емкост реверсивного счетчика 9, можно получить заданную линейность регулировани и, как следствие этого, точность установки уровн .
В дополнительном компараторе 15 с помощью источника 14 опорного напр жени устанавливаетс пороговое напр жение, точно равное половине амплитудного значени входного сигнала при номинальном коэффициенте усилени тракта.
Устанавливаемое в реверсивном счетчике 9 начальное число в цифровом кодовом виде также равно половине амплитуды входных импульсов при номинальном коэффициенте передачи тракта . Отсюда вытекает возможность повышени точности работы дополнительного компаратора 15, установив в качестве источника 14 опорного напр жени дополнительного компаратора 15 блок цифроаналогового преобразовател , идентичный блоку цифроаналогового преобразовател 16, вход которого посто нно подключен к формирователю 12 кодовой комбинации начального числа
Использование S петле регулировани разомкнутого дискретного инерционного звена позвол ет весьма быстро, всего за один интервал усреднени , получить оптимальное значение порогового напр жени .
Claims (1)
- Формула изобретени . 1. Регенератор цифровых сигналов, содержащий последовательно соединенные входной усилитель, компаратор и формирователь выходных информационных импульсов, а также вьщелитель тактовых импульсов, вход и выход которого подключены соответственно к выходу компаратора и второму входу формировател выходных информационных импульсов , и блок регулировани порогового напр жени , выход которого подключен к второму входу компаратора , отличающийс тем, что, с целью повышени помехоустойчивости и точности регенерации сигналов, введены дополнительный компаратор, первый вход и выход которого подключены соответственно к выходу входного усилител и входу блока регулировани порогового напр жени , и источник опорного напр жени , выход которого подключен к второму входу дополнительного компаратора, при этом блок5130регулировани порогового напр жени содержит делитель частоты, первый элемент И и последовательно соединенные инвертор и второй элемент И, при этом входы делител частоты и инвертора и первый вход первого элемента И объединены и вл ютс входом блока регулировани порогового напр жени , а также последовательно соединенныеформироват.ель кодовой комбинации на-10 ции и блока пам ти.чального числа , блок коммутации кодовой комбинации, реверсивный счетчик , блок пам ти и цифроаналоговьй преобразователь, выход которого вл етс выходом блока регулированиРедактор Н.БобковаСоставитель Н.Лебед нскаТехред М.Ходанич Корректор М.ДемчикЗаказ 1805/56 Тираж 639ПодписноеБНИИПИ Государственного комитета СССРпо делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д, 4/5Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна , 4порогового напр жени , входом опорных импульсов которого вл ютс обье- диненные вторые входы первого и второго элементов И, выходы которых сое- динены соответственно с входом добавлени и вычитани реверсивного счетчика , первый и второй выходы делителчастоты подключены к управл ющим входам блока коммутации кодовой комбина2 . Регенератор по п.1, отличающийс тем, что к управл ющим входам источника опорного напр жени подключены выходы формировател 15 кодовой комбинации начального числа.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU854002324A SU1309326A1 (ru) | 1985-12-27 | 1985-12-27 | Регенератор цифровых сигналов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU854002324A SU1309326A1 (ru) | 1985-12-27 | 1985-12-27 | Регенератор цифровых сигналов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1309326A1 true SU1309326A1 (ru) | 1987-05-07 |
Family
ID=21214429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU854002324A SU1309326A1 (ru) | 1985-12-27 | 1985-12-27 | Регенератор цифровых сигналов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1309326A1 (ru) |
-
1985
- 1985-12-27 SU SU854002324A patent/SU1309326A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1146820, кл. Н 04 L 25/06, 1982. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1230380A (en) | Optical communication system using digital pulse position modulation | |
US3806806A (en) | Adaptive data modulator | |
US3984829A (en) | Circuit arrangement for converting analog signals into PCM signals and PCM signals into analog signals | |
US3582784A (en) | Delta modulation system | |
US4021744A (en) | Demodulator for frequency-keyed communication system | |
NL8320085A (nl) | Analoog/digitaal-omzetter. | |
JPS5891514A (ja) | 信号変換回路 | |
US4697157A (en) | Inherently flat spectral density pseudorandom noise generator | |
SU1309326A1 (ru) | Регенератор цифровых сигналов | |
US4573039A (en) | Digital to analog converter | |
RU2145447C1 (ru) | Схема вычисления величины постоянного тока для использования в цифровой системе записи и воспроизведения | |
US4312073A (en) | Spectrum converter for analog signals | |
US3337862A (en) | Electrical signalling systems | |
US5644311A (en) | Pulse width modulation pulse shaper | |
JPS62615B2 (ru) | ||
US3336578A (en) | Detector of aperiodic diphase marker pulses | |
SU1095419A1 (ru) | Устройство дл подавлени помех | |
SU1483475A1 (ru) | Способ передачи информации и устройство дл его осуществлени | |
SU843281A1 (ru) | Устройство дл приема сигналов кодаМОРзЕ | |
SU1501297A1 (ru) | Устройство дл приема сигналов, закодированных с избыточностью | |
SU1536513A1 (ru) | Устройство дл контрол качества канала св зи с частотной манипул цией | |
SU1570012A1 (ru) | Устройство временного уплотнени асинхронных каналов | |
SU1688440A1 (ru) | Частотный манипул тор | |
SU1453610A1 (ru) | Многоуровневый регенератор бипол рных сигналов | |
SU849542A1 (ru) | Адаптивный апертурный корректор |