SU1300461A1

SU1300461A1 - Pipeline adder

Info

Publication number: SU1300461A1
Application number: SU843809997A
Authority: SU
Inventors: Николай Вячеславович Черкасский; Валерий Михайлович Крищишин; Виталий Семенович Митьков
Original assignee: Львовский политехнический институт им.Ленинского комсомола
Priority date: 1984-11-10
Filing date: 1984-11-10
Publication date: 1987-03-30

Abstract

Изобретение относитс к вычислительной технике и может быть исполь1 зовано в арифметических устройствах универсальных и специализированных ЭВМ. Целью изобретени вл етс повышение быстродействи . Конвейерный сумматор содержит входы 1, 2-первого и второго операндов, тактовую шину 3 (т-п) k-разр дных суммирующих чеек 4, где п-разр дность операндов, 1 m г , к - число разр дов в группе, выходы 5 результата, входы 6 суммирующих чеек, шины 7 нулевого потенциала , выходы 8 переноса суммирующих чеек. Перенос в сумматоре распростран етс по диагонали. 1 з.п. ф-лы, 2 ил. . с S Ль (Л : о о i 35The invention relates to computing and can be used in arithmetic devices of general-purpose and specialized computers. The aim of the invention is to increase speed. The conveyor adder contains the inputs of 1, 2-first and second operands, clock bus 3 (tn) k-bit summing cells 4, where n is the size of operands, 1 m g, k is the number of bits in the group, outputs 5 result, the inputs of 6 summing cells, tires 7 of zero potential, outputs 8 of the transfer of summing cells. The transfer in the adder spreads diagonally. 1 hp f-ly, 2 ill. . with S l (L: o o i 35

Description

Изобретение относитс к вычислительной технике и может быть ксполь- зовано в арифметических устройствах универсальных и специализированных ЭВМ.The invention relates to computing and can be used in arithmetic devices of universal and specialized computers.

Цель изобретени - увеличение быстродействи .The purpose of the invention is to increase speed.

На фиг. представлена структурна схема конвейерного сумматора; на фиг.2 - функциональна схема сумми- рующей чейки конвейерного сумматораFIG. a block diagram of the conveyor adder is presented; 2 is a functional diagram of a summing cell of a conveyor adder.

Конвейерный сумматор (фиг,1) содержит входы 1 и 2 первого и второго операндов сумматора, тактовую шину 3 сумматора (т-п) k-разр дных суммируюThe conveyor adder (FIG. 1) contains the inputs 1 and 2 of the first and second operands of the adder, the clock bus 3 of the adder (t p) k-bit total

щих чеек 4, где п-разр дность операндов , m г , выходы 5 результата,4 cells, where n is the width of the operands, m g, outputs 5 of the result,

входы 6 k-разр дных суммирующих че- ек, шины 7 нулевого потенциала сумматора , выходы 8 переноса k-разр дных суммирующих чеек.inputs of 6 k-bit totalizing cells, bus 7 of zero potential of the adder, outputs 8 of the transfer of k-bit totalizing cells.

Суммирующа чейка (фиг„2) содержит k-разр дный комбинационный сумма тор 9, триггер 10, регистр П.The sum cell (FIG. 2) contains a k-bit combination sum torus 9, trigger 10, register P.

Устройство работает следующим образом .The device works as follows.

На входы первой и второй групп каждой суммирующей чейки первого столбца подаетс по k-разр дов пер-, вого и второго операндов соответственно . С выхрда 8 переноса (1,3)-й суммирующей чейки перенос поступает на вход переноса (i+1), (3+1)-й сум- мирующей чейки, где i номер строки , j - номер столбца, i 1, та,To the inputs of the first and second groups of each summing cell of the first column, k-bits of the first and second operands, respectively, are applied. From vykhrd 8 transfer (1,3) -th summing cell, the transfer enters the transfer input (i + 1), (3 + 1) -th summing cell, where i is the row number, j is the column number, i 1, and ,

j 1, п, , С выходов суммыj 1, n,, With the outputs of the sum

К.TO.

1,3-й суммирующей чейки сумма Sjj поступает соответственно на входы суммирующей чейки данной строки следующего столбца.The 1,3rd summing cell, the sum Sjj, goes to the inputs of the summing cell of this row of the next column, respectively.

В первом такте в суммирующих чейках первого столбца происходит вычисление частичных сумм и переносов над первой паров операндов. Частичные суммы и переносы запоминаютс в регистрах и триггерах суммирующих чеек соответственно,In the first cycle, in the summing cells of the first column, the partial sums and carries over the first pairs of operands are calculated. Partial sums and transfers are stored in the registers and triggers of the summing cells, respectively.

Во втором такте в чейках первого столбца производитс обработка второй пары операндов, а в чейках второго столбца продолжаетс обработка первой пары операндов. Таким образом выполн етс конвейерна обработка массива операндов с диагональным распространением переносов. Обработка первой пары операндов завершаетс In the second cycle, in the cells of the first column, the processing of the second pair of operands is performed, and in the cells of the second column, the processing of the first pair of operands continues. In this way, pipeline processing of an operand array with diagonal propagation of carries is performed. The processing of the first pair of operands is completed.

через п тактов, а последующие результаты по вл ютс на вьпсоде устройства в каждом следующем такте,after n cycles, and the subsequent results appear on the device's output at each subsequent cycle,

Определим быстродействие сумматора в случае, когда сумматор 9 представл ет собой полусумматор, а элементы П и 12 - D-триггеры, т.е, такт суммирующей чейки t(j равен такту суммирующей чейки прототипа.Let us determine the adder speed in the case when adder 9 is a half adder, and elements P and 12 are D-triggers, i.e., the summing cell cycle t (j is equal to the sum cell of the prototype cell.

При обработке одиночных операндов быстродействие предлагаемого устройства IQ ,гдe п - разр дность входных чисел.When processing single operands, the speed of the proposed device IQ, where n is the width of the input numbers.

Быстродействие предлагаемого устройства при обработке массивов данныеThe performance of the proposed device when processing arrays of data

Т ft t « -о T ft t "-o

Claims

1. A conveyor adder containing a matrix of (go-n) summing cells, where n is the operand width.

moreover, the outputs of the sum of the rushing cell, where i

(1, g) th sum 1, p-1.

J | t, j

connected to the information inputs of the first group (i, +1) -th summing cell, the sum of the summing cells of the last column are connected to the outputs of the corresponding digits of the result of the adder, clocking the inputs of all the summing and charging cells are connected to the clock pulse of the adder, differing in that, in order to improve the speed, the first and second groups of information inputs of the i-th summing cell of the first column are connected to the inputs of the i -th and group of bits (, t,

P

m -, where k is the number of bits in the group, respectively, the first and second operands of the adder, the carry outputs by the sum of the cells of the first row are connected respectively to the carry outputs of the adder, the carry output ({,) - th summing cell (, t) is connected to the input of the transfer (t + 1, g + 1) -th summing 51ch.

2. Adder POP.1, characterized in that the summing cell contains a k-bit combination adder, a register and a trigger, wherein the information inputs of the k-bit adder are connected to the information inputs of the first and second groups of the summing cell, the transfer input of which is connected to the transfer input of the k-bit combinational adder, the outputs of the bits and the transfer portions of which are connected respectively to the information inputs of the register and trigger, the clock inputs of which

connected to the clock input of the summing cell, the register and flip-flop growers are connected to the sum and carry outputs of the summing cell, respectively.

(ttfKjtTj ij fig 2

Editor T. Mitejko

Order 1149/47 Circulation 673 Subscription

VNIIPI USSR State Committee

for inventions and discoveries 113035, Moscow, Zh-35, Rauyska nab. 4/5

Production and printing company, Uzhgorod, st. Project, 4

Compiled by M.Esenina

Tehred I., Popovich Proofreader M.Sharoshi