SU1285480A1 - Device for modulo checking of information - Google Patents
Device for modulo checking of information Download PDFInfo
- Publication number
- SU1285480A1 SU1285480A1 SU853952024A SU3952024A SU1285480A1 SU 1285480 A1 SU1285480 A1 SU 1285480A1 SU 853952024 A SU853952024 A SU 853952024A SU 3952024 A SU3952024 A SU 3952024A SU 1285480 A1 SU1285480 A1 SU 1285480A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- modulo
- input
- elements
- group
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Abstract
Изобретение относитс к автома- ;тике и вычислительной технике и мо;жет быть использовано в устройствах контрол передачи информации. Цель изобретени - ПовьЕиение достоверности контрол , котора достигаетс -, введением новых блоков и функциональных св зей, позвол юпщх контролировать информацию по двум различным модел м. Устройство содержит два дешифратора 1,2, дес ть элементов ИЛИ 3-12, сумматор 13 по модулю три, сумматор 14 по модулю два, блок 15 управлени , первую и вторую группы информационных входов 16, 17, входы 18 контрольных разр дов, выход 19 опшбки. Повьшение достоверности контрол достигаетс введением восьми элементов ИЛИ, сумматора по модулю три, сумматора по модулю два, де- ;шифратора и блока сравнени . 1 ил. Q (ЛThe invention relates to automatics and computing and can be used in information control devices. The purpose of the invention is to achieve the reliability of control, which is achieved by the introduction of new blocks and functional connections, allowing us to control information on two different models. The device contains two decoders 1.2, ten elements OR 3-12, adder 13 modulo three adder 14 modulo two, control unit 15, first and second groups of information inputs 16, 17, inputs 18 control bits, output 19 opshbki. The increase in the reliability of the control is achieved by the introduction of eight OR elements, a modulo-three adder, a modulo-two adder, a de-encoder and a comparison unit. 1 il. Q (L
Description
16sixteen
1313
1515
юYu
1one
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в устройствах контрол передачи информации.The invention relates to automation and computing and can be used in devices controlling information transfer.
Цель изобретени - повышение досThe purpose of the invention is to increase the
товерности контрол .comrade control
t .t.
На чертеже представлено предлагаемое устройство.The drawing shows the proposed device.
Устройство содержит два дешифра- тора 1 и 2, дес ть элементов ИЛИ 3-12, сумматор 13 по модулю три, сумматор 14 по модулю два, блок 15 сравнени , первую и вторую группы информационных входов 16 и 17, вхо- ды 18 контрольных разр дов, выход 19 ошибки.The device contains two decoders 1 and 2, ten elements OR 3-12, an adder 13 modulo three, an adder 14 modulo two, a comparison unit 15, the first and second groups of information inputs 16 and 17, and 18 control bits Dov, exit 19 errors.
Устройство работает следующим образом ., The device works as follows.,
На входы дешифраторов 1 и 2 поступает информационное слово с перво и второй групп информационных входов 16 и 17 устройства. Выходы дешифраторов соединены с элементами ШШ 3,4,6,7,8,9,11 и 12 таким образом , что. на элементах ИЛИ 4,6,9 и 1 группируютс выходы, соответствую1ти нечетной информации на входах дешифраторов , а на элементах ИЛИ 3,7, 8 12 - четной.The inputs of the decoders 1 and 2 receives the information word from the first and second groups of information inputs 16 and 17 of the device. The outputs of the decoders are connected to the elements of ШШ 3,4,6,7,8,9,11 and 12 in such a way that. elements OR 4, 6, 9 and 1 group the outputs, corresponding to odd information at the inputs of the decoders, and elements OR 3.7, 8 12 - even.
Выходы дешифраторов, соответствующие информации на их входах, имеющей остаток по модулю три, равный единице, соединены с входами элементов ИЛИ 3,4, 8 и 9. Выходы дешифраторов , соответствующие информации . на их входах, имеющей остаток по модулю три, равный двум, соединены входами элементов ИЛИ 6,7,11 и 12. Таким образом, на выходах элементов ИЛИ 3 и 7 и элементов ИЖ 8 и 12 фомируютс остатки по модулю три информации , поступающей с информационного входа 16 и информационного входа 17, которые суммируютс в сумматоре 13 по модулю три, на выходе которого формируетс остаток всего ин . формационного слова, поступающего н входы устройства.The outputs of the decoders corresponding to the information on their inputs, having a modulo three residue equal to one, are connected to the inputs of the OR elements 3,4, 8 and 9. The outputs of the decoders corresponding to the information. at their inputs, having a modulo three residue equal to two, are connected by the inputs of the elements OR 6, 7, 11 and 12. Thus, at the outputs of the elements OR 3 and 7 and the elements IL 8 and 12, modulo three information coming from information input 16 and information input 17, which are summed in the adder 13 modulo three, the output of which forms the remainder of the total y. formation word, incoming n inputs of the device.
На выходе сумйатора 14 по модул два формируетс остаток по модулю два информационного слова, поступающего на входы устройства. Вычисленные остатки по модулю два и три сраниваютс в блоке 15 сравнени с кон рольными разр дами, поступающими на блок 15 сравнени с входов 18. В слчае несравнени на выходе блока 15At the output of the modulator 14 modulo two, a remainder is formed modulo two information words arriving at the inputs of the device. The calculated residues modulo two and three are sorted in block 15 comparison with the console bits received at block 15 comparison with inputs 18. In case of noncomparison at the output of block 15
5 five
00
5 five
5 five
00
5five
00
5five
00
сравнени формируетс сигнал ошибки, поступающий на выход 19 устройства;comparison, an error signal is generated at the output 19 of the device;
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853952024A SU1285480A1 (en) | 1985-09-16 | 1985-09-16 | Device for modulo checking of information |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853952024A SU1285480A1 (en) | 1985-09-16 | 1985-09-16 | Device for modulo checking of information |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1285480A1 true SU1285480A1 (en) | 1987-01-23 |
Family
ID=21196832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853952024A SU1285480A1 (en) | 1985-09-16 | 1985-09-16 | Device for modulo checking of information |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1285480A1 (en) |
-
1985
- 1985-09-16 SU SU853952024A patent/SU1285480A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР I 1124310, кл. Г, 06 F 11/00, 1983. Селлерс Ф. Методы обнаружени ошибок в работе ЭЦЙМ.-М., 1972, с. 92, фиг. 4.27. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1285480A1 (en) | Device for modulo checking of information | |
US4803649A (en) | Modulo-2-adder for the logic-linking of three input signals | |
US4411009A (en) | Digital dual half word or single word position scaler | |
SU1305871A1 (en) | Decoder | |
SU1285538A1 (en) | Read-only storage with self-checking | |
SU1188790A1 (en) | Versions of error-correcting storage | |
SU1218380A1 (en) | Device for sorting numbers | |
SU1449986A1 (en) | Device for forming remainders by modulo | |
SU1381718A1 (en) | Device for checking digital data | |
SU1119179A1 (en) | Counter with parallel carry | |
SU1575172A1 (en) | Four-channel one-digit adder | |
SU1677707A1 (en) | Multiplier of polynomials | |
RU1784963C (en) | Code translator from gray to parallel binary one | |
SU1541607A1 (en) | Device for revealing batch errors | |
SU1695512A1 (en) | Device for detection and correction of errors | |
SU1388850A1 (en) | Device for modulo p addition and subtraction of numbers | |
SU1646057A1 (en) | Binary-coded decimal-to-binary code translator | |
SU1015387A2 (en) | Device for parallel code parity checking | |
SU1345263A1 (en) | Device for checking rom | |
SU1256013A1 (en) | Device for comparing numbers in modular code | |
SU1352491A1 (en) | Device for checking by modulus two with monitoring | |
SU1559339A1 (en) | Computing device | |
SU1631730A1 (en) | Multidimensional decoder | |
SU1497744A1 (en) | Pulse counter | |
SU1112593A2 (en) | Pulse counter with duplication |