SU1281185A3 - Демодул тор частотно-модулированного сигнала - Google Patents

Abstract

Изобретение м.б. использовано дл  демодул ции цветовых сигналов в телевизионной системе СЕКАМ. Цель изобретени  - уменьшение частотных искажений. Устр-во содержит полосовой- фильтр 1, дискретизатор 2, АЦП 3, эл-ты 4.и 5 задержки на врем  t 1/4F, где F - любое значение частоты из полосы частот частотно-модулированного сигнала, усреднитель 6, два вычислител  7 и 9, эл-т 8 задержки на врем  4 Т, блок 10 пам ти, пере- множитель 11. Вычислитель 7 содержит два накопител  12 и 13, вычислительный блок 14, определить 15 знака, СО сумматор 16 и коммутатор 17, 1 з.п. ф-лы.

Description

to

00

00 ел Изобретение относитс  к технике телевидени  и может использоватьс  дл  демодул ции цветовых сигналов в телевизионной системе СЕКАМ. Цель изобретени  - уменьшение частотных иск,1жений. На чертеже приведена электрическ схема демодул тора частотно-модулированного сигнала. Демодул тор частотно-модулирован ного сигнала содержит полосовой фильтр 1, дискретиэатор 2, аналогоцифровой преобразователь 3, первый и второй элементы 4 и 5 задержки на врем  Т 1/4F, где F - любое значение частоты из полосы частот частотно-модулированного сигнала, усре нитель 6, первый вычислитель 7, тре тий элемент 8 задержки на врем  4т, второй вычислитель 9, блок 10 пам т и перемножитель 11. Первый вычислитель 7 содержит пе вый и второй накопители 12 и 13,вычислительный блок 14, определитель 15 знака, сумматор 16 и коммутатор 1 Демодул тор частотно-модулированного сигнала работает следующим образом . Видеосигнал системы СЕКАМ фильтруетс  с помощью полосового фильтр 1 дл  выделени  сигнала цветности. Затем сигнал через дискретизатор 2 поступает с частотой 4F на аналогоцифровой преобразователь 3, с выхода которого цифровые значени  подаютс  на последовательно соединенные первый и второй элементы 4 и 5 задержки. Демодул ци  сигнала цветности системы СЕКАМ сводитс  к определению частоты синусоиды, мен ющейс  в полосе 0,8 МГц с центром на частоте F, равной 4,3 МГц. Аналого-цифровой преобразователь 3 с частотой 4F формирует цифровые значени  сигнала x(t), который может быть представлен в виде: x(t) cost2TT(F+8F)t+4 cos е(t). Сигналы, задержанные на врем  1/4F и 2/4F, получающиес  на выхода элементов 4 и 5 задержки, соответст венно равны: x(t - - ) (F+ . SF)t-|- . sinLe(t) x(t - 1) - (t) -7T--|j. Принима  0(t) e(t) - |.| , жно получить: x(t) cosle(t) + |-|j; x(t ) sine(t) x(t); x(t--|-) ) -2.S|J. Среднее между x(t) и x(t - - ) учаетс  в усреднителе 6 и имеет x(t) - x(t - -2-.-) у (t) « cose(t) - cos I -| .. Счита , что , можно вычись оценочную величину 9(t) угла t) по формуле: t) arctg т гтг/ . arctg COS (2 -р ) Данную операцию производит первый ислитель 7, использу  вх-одные налы x(t) и y(t), запоминаемые наител ми 13 и 12 на врем  1/F. Вылительный блок 14 производит выление величины 9(t) arctg -.Коммутатор 17 подключает к выходу вого вычислител  выход вычислиьного блока 14, на котором сформиано значение 6(t), или выход сумора , который формирует значение (t) i ТС . Выбор соответствукицего

положени  коммутатора осуществл етс  определителем 15 знака в зависимости от знака у (t).

Claims (2)

1. Два значени  угла e(t ) и 1 9(t - ), действующие соответствен но на выходах третьего элемента 8 задержки и первого вычислител  7, позвол ют второму вычислителю 9 опре делить величину частотного отклонени : ЛР. Ц+1) -0- .(t,). В блоке 10 пам ти записаны поправ ки 1 -, , которые в зависимости от сигналов uF и 0( у-) поступают на второй вход перемножител  11. В результате на его выходе.получаетс  окончательное значение частотного отклонени : ЛР (1 -)-6 F, . Формула изобретени  1. Демодул тор частотно-модулированного сигнала, содержащий после довательно соединенные дискретизатор и аналого-цифровой преобразователь, а также первый вычислитель, о т л и1281185 .

   чающийс  тем, что, с целью уменьшени  частотных искажений, в него введены последовательно соединенные первый и второй элеме 1ты задержки с временем задержки f, 2 -7;; где F - любое значение частоты из полосы частот частотно-модулированного сигнала, и усреднитель, выход которого подключен к первому входу первого вычислител , последовательно соединенные третий элемент задержки и второй вычислитель, причем второй вход усреднител  объединен с входом первого элемента задержки и соединен с выходом аналогоцифрового преобразовател , выход первого элемента задержки подключен к второму входу первого вычислител , выход которого подключен к входу третьего элемента задержки и к второму входу второго вычислител .
2. 2. Демодул тор по п. 1, отличающийс  тему что в него введены последовательно соединенные блок пам ти и перемножитель, второй вход которого соединен с выходом второго вычислител  и с первым входом блока пам ти, второй вход которого соединен с выходом первого вычислител .