Claims (2)
Фиг. Изобретение относитс к часовой промышленности и может быть использовано при создании различных приборов времени с цифровой индикацией Целью.изобретени вл етс повышение надежности электронных часов путем исключени из них корректирующих коммутаторов. На фиг. 1 представлена структурна схема электронных часов с устройством коррекции , на фиг. 2 - формирователь временного интервала, делитель с переменным коэффициентом делени и их взаимосв зь. Электронные часы (фиг. 1) содержат последовательно соединенные счетчик секунд 1.1, дес тков секунд 1.2, минут 1.3, дес тков минут 1.4, часов 1.5 и дес тков часов 1.6, механический переключатель 2, схему 3 устранени дребезга, счетчик 4 команд , дешифратор 5 команд, задающий генератор 6, формирователь 7 временного интервала, элемент ИЛИ-НЕ 8, шесть индикаторов 9.1-9.6, дешифраторы 10.1-10.6 кода времени, блок элементов ИЛИ-НЕ 11.1-11.6, делитель 12 с переменным коэффициентом делени ., и источник 13 логической единицы. Второй вход формировател 7 временного интервала соединен с выходом схемы 3 устранени дребезга. Счетный вход делител 12 соедине с выходом генератора 6, управл ющий вход - с выходом элемента ИЛИ-НЕ 8, адресньш вход - с выходом счетчика 4 команд, первый выход делител 12 со динен с третьим входом формировател 7, а второй выход - со счетным входом счетчика 11 секунд. Вход сбр са счетчика 11, объединенный с упра л ющим входом счетчика 1.2 и вторым входом элемента ИЛИ-НЕ 11.1, соединен с шестым выходом дешифратора 5. П тый выход дешифратора 5 соединен с вторым входом элемента ИЛИ-НЕ 11. и управл ющим входом счетчика 1.3, четвертый выход - с вторым входом элемента ИЛИ-НЕ 11.3 и управл ющим входом счетчика времени 1.4, третий выход - с вторым входом четвертого элемента ИЛИ-НЕ 11.4 и управл ющим входом счетчика 1.5 времени, второй выход дешифратора - с вторым входом элемента ИЛИ-НЕ 11.5 и управл ющим входом счетчика 1.6, первый выход с вторым входом элемента ИЛИ-НЕ 11.6 1 11 нулевой выход - с объединенными первыми входами всех элементов ИЛИ-НЕ 11.1-11.6 и вторым входом элемента ИЛИ-НЕ 8. Выход каждого элемента Ш1И-НЕ 11.1-11.6 соединен с управл ющим входом соответствующего дешифратора 10.1-10.6, информационные входы которых соединены с информационными выходами соответствуюш;их счетчиков 1.1-1.6. Выходы дешифратора 10.1-10.6 соединены с входами соответствующих индикаторов 9.1-9.6. Формирователь 7 (фиг.-2) состоит из последовательно соединенных элемента И 7.1 с одним инверсньт входом , счетчика 7.2 и триггера 7.3 защелки. Делитель 12 состоит из делител 12.1, регистра 12.2 и коммутатора 12.3, информационные входы которого соединены с информационными выходами делител 12.1, а адресньй вход коммутатора 12.3 - с выходом регистра 12.2. Стробирующий вход регистра 12.2 . и вход сброса делител 12.1 объединены между собой. Электронные часы работают следующим образом. В основном режиме счета времени счетчик 4 команд находитс в нулевом состо нии. На инверсном выходе схемы 3 уст- ранени дребезга установлен логический О, на пр мом выходе - логическа 1. Нулевой код с выхода счетчика 4 команд преобразуетс дешифратором 5, сигнал с нулевого выхода которого через элемент ИЛИ-НЕ 8 записьшает нулевой код счетчика 4 в регистр 12.2 делител 12 с переменным коэффициентом делени . Код в регистр 12.2 записываетс при изменении си:- нала на выхода элемента ИЛИ-НЕ 8 с единичного на нулевой. Нулевой уровень сигнала вл етс разрешающим дл обьмного делител 12.1, на выходе которого присутствует р д частот от 1 до K-l Гц, где К - произведение коэффициентов пересчета всех счетчиков времени, кроме последнего. При нулевом коде, записанном в регистр 12.2, на выход коммутатора 12.3, вл ющийс выходом делител 12, проходит сигнал частотой 1 Гц. Этот сигнал поступает на вход перво го счетчика 1,1 времени. При нулевом коде на выходе счетч ка команд сигнал логической 1 при сутствует только на нулевом выходе дешифратора 5. Поэтому все счетчики времени наход тс в режиме счета, а на выходах всех элементов ИЛИ-ИЕ 11.1-11.6 присутствуют сигналы логи ческого О. Эти сигналы поступают на управл ющие входы дешифратора 10,1-10.6. При этом информаци счет чиков времени преобразуетс дешифра торами и выводитс на индикаторы 9.1-9.6. Начальна установка или корректи ровка времени заключаетс в выборе одного из счетчиков времени и изменении в нем информации. При этом на остальные счетчики и формаци не выводитс (они погашены При нажатии и отпускании переключаютс 2 на выходах схемы 3 устранени дребезга формируютс импульсы, длительность которых соответствует времени удержани переключател 2 в нажатом состо нии. На инверсном выхо де схемы 3 формируетс импульс высокого уровн , а на пр мом - низкого уровн . По заднему фронту импульса с инверсного выхода схемы 3 счетчик 4 команд мен ет свое состо ние на единицу . При этом по вл етс единичный сигнал только на первом выходе дешиф ратора 5. Этот сигнал через элемент РШИ-НЕ 11.6 разрешает преобразование информации счетчика 1.6 дешифратором 10.6, с которого информаци выводитс на индикатор 9.6. На входах всех остальных элементов ИЛИ-НЕ в этом случае логические О, следовательно , на их выходах и управл ющих входах остальных дешифраторов присутствуют сигналы логической 1. Эти сигналы запрещают дешифраторам преобразование информации счетчиков времени и вывод ее на индикаторы 9.1-9.5 блока информации. Таким образом, информаци высвечи ваетс только на последнем индикаторе 9.6. Мен состо ние дешифратора 5 команд, можно аналогично индицировать информацию каждого из осталь ,ных счетчиков 1.1-1.5. После оценки и прин ти решени об изменении индицируемой информации необходимо нажать переключатель 2 и удерживать его до тех пор, пока информаци не начнет циклически измен тьс . Это достигаетс тем, что со схемы 3 на вход формировател 7 временного интервала приходит сигнал логического О. Он отпускает счетчик 7.2 и через определенное врем на выходе этого счетчика по вл етс сигнал логической 1, который через схемы И 7.1, запрещает дальнейший счет в счетчике 7.2. Этот единичный сигнал также сбрасБшает триггер 7.3. Сигнал с последнего через схему ИЛИ-НЕ 8 формирует на входе делител 12.1 нулевой уровень сигнала, по фронту которого в регистр 12.2 записываетс первое состо ние счетчика 4 команд. При этом через коммутатор 12.3 проходит сигнал частотой f , равной К-1 Гц. Этот сигнал поступает .на вход первого счетчика 1.1 времени и после делени счетчиками 1.1-1.5 приходит на счетный вход счетчика 1.6. Частота его при этом равна 1 Гц, т.е. изменение информации этого счетчика индицируетс на индикаторе 9.6 с частотой 1 Гц. При установке требуемой информации переключатель 2 отпускаетс . При этом состо ние счетчика команд измен етс на единицы, про вл етс логическа 1 на втором выходе дешифратора 5, и в блоке индикации загораетс только индикатор 9.5, высвечива информацию счетчика 1.5. Сигнал с второго выхода дешифратора 5 приходит также на управл ющий вход счетчика 1.6 и запрещает изменение его состо ни по сигналам на его счетном входе. При отпускании переключател 2 на входе схемы 3 по вл етс сигнал огической 1, который сбрасывает четчик 7.2. Нулевой сигнал с выхода счетчика 7.2 отпускает триггер 7.3, которьй станавливаетс в 1 сигналом 1 Гц выхода делител 12.1. При этом чеез счетчики времени, предшествующие ооректируемому, всегда переходит исло импульсов, кратное произведе коэффициентов пересчета, и они оказываютс в том же состо нии, в каком находились до коррекции. На выходе счетчика 1.5 по вл етс один лишний счетный импульс, но установленна в счетчике 1.6 информаци не измен етс , так как на его управл ющем входеприсутствует запрещающий сигнал лЬгической 1. После установки триггера 7.3 в сигнал логического О с его инверсного выхода, поступающий на его управл ющие входы, обеспечивает удержание триггера в прежнем состо нии. При этом на входах элемента ИЛИНЕ 8 логические О, а на его выходе логическа 1, котора удерживает делитель 12.1 в нулевом состо нии. Установка информации в счетчике 1.5 производитс аналогично нажатие и удержанием переключател 2. Если корректировка этого счетчика не требуетс , то переключатель 2 необходимо нажать и отпустить за врем , меньщее, чем врем задержки счетчика 7.FIG. The invention relates to the watch industry and can be used to create various time devices with digital indication. The purpose of the invention is to increase the reliability of electronic clocks by eliminating corrective switches from them. FIG. 1 shows a block diagram of an electronic clock with a correction device; FIG. 2 - time interval generator, divider with variable division factor and their interrelation. The electronic clock (Fig. 1) contains in series the seconds counter 1.1, ten seconds 1.2, minutes 1.3, ten minutes 1.4, hours 1.5 and ten hours 1.6, mechanical switch 2, bounce eliminator 3, command counter 4, decoder 5 commands that set the generator 6, shaper 7 time interval, the element OR-NOT 8, six indicators 9.1-9.6, decoders 10.1-10.6 time code, a block of elements OR-NOT 11.1-11.6, divider 12 with a variable division factor., and the source 13 logical unit. The second input of the imaging unit 7 of the time interval is connected to the output of the deblocking circuit 3. The counting input of the divider 12 is connected to the output of the generator 6, the control input is with the output of the element OR NOT 8, the address input is with the output of the 4 command counter, the first output of the divider 12 is dinene with the third input of the imager 7, and the second output is with the counting input counter 11 seconds. The reset input of counter 11, combined with the control input of counter 1.2 and the second input of the element OR NOT 11.1, is connected to the sixth output of the decoder 5. The fifth output of the decoder 5 is connected to the second input of the element OR NOT 11. and the control input of the counter 1.3, the fourth output - with the second input of the OR-NOT 11.3 element and the control input of the time counter 1.4, the third output - with the second input of the fourth element OR-NOT 11.4 and the control input of the 1.5 counter of time, the second output of the decoder - with the second input of the OR element - NOT 11.5 and the control input of counter 1.6, the first you one with the second input of the element OR NOT 11.6 1 11 zero output — with the combined first inputs of all the elements OR NOT 11.1–11.6 and the second input of the element OR NOT 8. The output of each element 11-1–11.6 is connected to the control input of the corresponding decoder 10.1-10.6, the information inputs of which are connected to the information outputs of the corresponding; their counters 1.1-1.6. The outputs of the decoder 10.1-10.6 connected to the inputs of the corresponding indicators 9.1-9.6. Shaper 7 (Fig.-2) consists of a series-connected element And 7.1 with one inverse input, a counter 7.2 and a trigger 7.3 latch. Divider 12 consists of divider 12.1, register 12.2 and switch 12.3, the information inputs of which are connected to information outputs of divider 12.1, and the address input of switch 12.3 is connected to the output of register 12.2. Gating register input 12.2. and the reset input divider 12.1 are interconnected. Electronic clocks work as follows. In the basic time counting mode, the counter of 4 commands is in the zero state. The inverse output of the chattering circuit 3 is set to logical O, the direct output is logical 1. The zero code from the output of counter 4 of commands is converted by decoder 5, the signal from the zero output of which through the element OR-HE 8 records the zero code of counter 4 to the register 12.2 divider 12 with variable division factor. The code in register 12.2 is written when the Ci is changed: - the input at the output of the element OR NOT 8 from one to zero. The zero level of the signal is resolving for the PDM divider 12.1, the output of which contains a number of frequencies from 1 to K-l Hz, where K is the product of the conversion factors of all time counters except the last. With a zero code recorded in register 12.2, the output of switch 12.3, which is the output of divider 12, passes a signal with a frequency of 1 Hz. This signal is fed to the input of the first counter 1.1 times. With a zero code, the output of the instruction counter is a logical 1 signal present only at the zero output of the decoder 5. Therefore, all time counters are in the counting mode, and the outputs of all OR-IE 11.1-11.6 elements contain logical O signals. to the control inputs of the decoder 10.1-10.6. In this case, the time counter information is converted by decoders and displayed on indicators 9.1-9.6. The initial setup or time adjustment is to select one of the time counters and change the information in it. At the same time, the remaining counters and formations are not output (they are canceled. When pressed and released switch 2, pulses are generated at the outputs of the debouncing circuit 3. The duration of these pulses corresponds to the holding time of switch 2 in the depressed state. A high level pulse is generated at the inverse output of circuit 3, on the forward edge of the pulse from the inverse output of the circuit 3, the command counter 4 changes its state by one, and a single signal appears only on the first output of the decoder 5. This signal The signal through the element RSHI-NOT 11.6 allows the conversion of information from counter 1.6 by the decoder 10.6, from which the information is displayed on indicator 9.6. At the inputs of all other OR-NOT elements, in this case, logical O, therefore, at their outputs and control inputs of the other decoders there are signals logical 1. These signals prohibit the decoders to convert the information of time counters and output it to the indicators 9.1-9.5 of the information block. Thus, the information is displayed only on the last indicator 9.6. The status of the decoder is 5 commands, it is possible to display the information of each of the remaining 1.1-1.5 counters in the same way. After evaluating and deciding whether to change the displayed information, it is necessary to press switch 2 and hold it until the information begins to cycle. This is achieved by the fact that a signal of logical O arrives from the circuit 3 to the input of the imaging unit 7 of the time interval. It releases the counter 7.2 and after a certain time the output of this counter appears the logical 1 signal, which through the And 7.1 circuits prohibits further counting in the counter 7.2 . This single signal also resets trigger 7.3. The signal from the last generates, at the input of divider 12.1, a zero signal level at the input of which, on the front of which, the first state of the 4 command counter is recorded in register 12.2. At the same time through the switch 12.3 passes the signal with a frequency f equal to K-1 Hz. This signal arrives at the input of the first counter 1.1 of time and after the division of the counters 1.1-1.5 arrives at the counter input of counter 1.6. Its frequency is equal to 1 Hz, i.e. The change of information of this counter is indicated on the indicator 9.6 with a frequency of 1 Hz. When the required information is set, switch 2 is released. In this case, the state of the command counter changes to units, the logical 1 appears on the second output of the decoder 5, and only the indicator 9.5 lights up in the display unit, highlighting the information of the counter 1.5. The signal from the second output of the decoder 5 also arrives at the control input of counter 1.6 and prohibits changing its state according to the signals at its counting input. When you release the switch 2 at the input of the circuit 3, a signal 1 appears, which resets the 7.2. The zero signal from the output of counter 7.2 releases the trigger 7.3, which is set to 1 with a 1 Hz signal of the divider output 12.1. In this case, the time counters preceding the one being re-registered always pass to the number of pulses, which is a multiple of the conversion factors, and they are in the same state as before the correction. At the output of counter 1.5, one extra counting pulse appears, but the information set in counter 1.6 does not change, since its control input contains a forbidden logic signal 1. After the trigger 7.3 is installed, the logical O signal from its inverse output arrives at its output. control inputs, maintains the trigger in the previous state. At the same time, at the inputs of the element ILINE 8 there are logical O, and at its output logical 1, which keeps the divider 12.1 in the zero state. Setting the information in counter 1.5 is done in the same way as pressing and holding switch 2. If this counter is not required to be adjusted, switch 2 must be pressed and released in less than the delay time of counter 7.
2. В этом случае триггер 7.3 не сбрасываетс и делитель 12.1 остаетс в нулевом состо нии, так как на его входе сброса сигнал логической 1 не измен етс . Описанньм способом просматриваютс и при необходимости корректиру ютс все счетчики времени до счетчи ка дес тков секунд включательно. Эт счетчики имеют управл ющие входы, логическа 1 на которьпг запрещает изменение их состо ни по сигналу на счетном входе. После выбора счетчика времени дл коррекции сигнал логической 1 с выхода дешифратора 5 команд посту пает на управл ющий вход счетчика, последующего за корректируемым. Поэтому сигналы, которые могут по витьс на выходе корректируемого счетчика, не воспринимаютс следующими за ним счетчиками, и информаци установленна в этих счетчиках, остаетс неизменной. Коррекци счетчика 1.1 единиц се кунд осуществл етс , как правило, его сбросом в нулевое состо ние. После работы со счетчиком 1.2 дес т ков секунд переключатель 2 отпускаетс , и по вл етс сигнал логическо 1 на шестом выходе дешифратора 5. Этот сигнал поступает на вход сброса счетчика 1.1. Дл перевода часов в режим счета времени необходимо переключатель на жать и отпустить еще раз. При этом счетчик 4 команд сбрасываетс , и на нулевом выходе дешифратора 5 по вл етс сигнал логической 1, который через элемент ИЛИ-НЕ 8 записывает нулевое состо ние счетчика 4 в делит«шь 12. На выходе этого делител по вл етс сигнал дл отсчета времени частотой 1 Гц. На управл ющих выходах счетчиков 1.1-1.6 и дешифраторов 10.1-10.6 времени разрешающие сигналы логического О, и на индикаторах 9.1-9.6 высвечиваетс информаци времени. Введение делител с переменным коэффициентом делени дает возможность объединить последовательно счетчики времени только между собой, сократить число св зей, обеспечива при этом поА ш1ение надежности часов в целом. Формула изобретени Электронные часы с устройством коррекции, содержащие последовательно соединенные счетчики секунд, дес тков секунд, минут, дес тков минут , часов и дес тков часов, шесть дешифраторов кода времени, шесть индикаторов , вход каждого из которых подключен через дешифратор кода времени к информационным выходам соответствующего счетчика времени, задающий генератор, формирователь временных интервалов, св занный своим первым входом с выходом задающего генератора, элемент ИЛИ-НЕ, дешифратор команд, источник логической единицы , схему устранени дребезга, счетчик команд, соединенный своим выходом с входом дешифратора команд, и механический переключатель, св занньш переходным контактом с источником логической единицы и подключенный двум выходными контактами к входам схемы устранени дребезга, пр мой выход которой соединен с вторым входом формировател временных интервалов , а инверсный выход подключен к входу счетчик-а команд, отличающиес тем, что, с целью повьш1ени надежности часов,в них дополнительно введены делитель с переменным коэффициентом делени и блок элементов ИЛИ-НЕ, первые входы которых запараллелены и подключены к нулевому выходу дешифратора команд и второму входу элемента ИЛИ-НЕ, а каждый выход, от первого до шестого включительно, дешифратора команд сое динен с .вторым входом соответствующе го элемента блока элементов ИЛИ-НЕ, каждый выход элементов которого подключен к.управл ющему входу соответствующего дешифратора кода времени каждьй выход, от второго до п того включательно, дешифратора команд соединен с управл ющими входами счет чиков дес тков часов и часов, дес тков милут и минут, а шестой выход дешифратора команд подключен к управ л ющим входам счетчиков секунд и дес тков секунд, управл ющий вход делител с переменным коэффициентом делени соединен с выходом элемента 1ШИ-НЕ, первый вход которого подключен к выходу формировател временных интервалов, а вход счетчика секунд соединен с вторым выходом делител с переменным коэффициентом делени , счетньй вход которого подключен к задающему генератору, выход счетчика команд соединен с адресным входом делител с переменным коэффициентом делени , первый выход которого подключен к третьему входу формировател временных интервалов.2. In this case, the trigger 7.3 is not reset and the divider 12.1 remains in the zero state, since at its reset input the signal of logical 1 does not change. By the described method, they are viewed and, if necessary, all time counters are corrected up to a counter for ten seconds inclusive. These counters have control inputs, a logical one that prevents them from changing their state on a signal at the counting input. After selecting the time counter for correction, the signal of logical 1 from the output of the decoder 5 commands is sent to the control input of the counter, followed by the corrected one. Therefore, the signals that may appear at the output of the corrected counter are not perceived by the counters following it, and the information set in these counters remains unchanged. The counter correction of 1.1 units of a second is performed, as a rule, by resetting it to the zero state. After working with a counter of 1.2 seconds, the switch 2 is released, and a logical signal 1 appears at the sixth output of the decoder 5. This signal is fed to the reset input of the counter 1.1. To switch the clock to the time counting mode, it is necessary to switch to press and release again. In this case, the instruction counter 4 is reset, and at the zero output of the decoder 5 a logical 1 signal appears, which, through the OR-NOT 8 element, records the zero state of the counter 4, divides the pin 12. At the output of this divider, a signal appears for timing frequency of 1 Hz. On the control outputs of the counters 1.1-1.6 and time decoders 10.1-10.6, the enabling signals of the logic O, and on the indicators 9.1-9.6, the time information is displayed. The introduction of a divider with a variable division factor makes it possible to combine successively the time counters only among themselves, to reduce the number of connections, while ensuring the reliability of the watch as a whole. Claims of the Invention Electronic clock with a correction device containing sequentially connected seconds, tens of seconds, minutes, tens of minutes, hours and tens of hours, six time code decoders, six indicators, each of which is connected via a time code decoder to information outputs the corresponding time counter, the master oscillator, the driver of the time intervals associated with its first input with the master oscillator output, the OR-NOT element, the command decoder, the source of the logical unit bridging circuit, a command counter connected by its output to the input of a command decoder, and a mechanical switch connected by a transitional contact with a logical unit source and connected by two output contacts to the inputs of the bounce circuit whose direct output is connected to the second time driver intervals, and the inverse output is connected to the input of the counter-and commands, characterized in that, in order to increase the reliability of the clock, they are additionally introduced a divider with a variable ratio of The ENI unit and the block of elements, the first inputs of which are paralleled and connected to the zero output of the command decoder and the second input of the element OR NOT, and each output, from the first to the sixth inclusive, command decoder is connected to the second input of the corresponding element of the element block OR NOT, each output of the elements of which is connected to the control input of the corresponding time code decoder every output, from the second to the fifth inclusive, the command decoder is connected to the control inputs of counters of ten hours and hours, ten minutes and minutes, and the sixth output of the command decoder is connected to the control inputs of the seconds and tens seconds counters, the control input of the divider with a variable division factor is connected to the output of the 1SR-NE element, the first input of which is connected to the output of the time interval generator, and the input of the seconds counter is connected to the second output of the divider with a variable division factor, the counting input of which is connected to the master oscillator, the output of the command counter is connected to the address input of the divider with a variable division factor, he first output of which is connected to the third input of the time slots.