SU127863A1 - Устройство дл моделировани произвольного закона распределени двоичных кодов - Google Patents
Устройство дл моделировани произвольного закона распределени двоичных кодовInfo
- Publication number
- SU127863A1 SU127863A1 SU634858A SU634858A SU127863A1 SU 127863 A1 SU127863 A1 SU 127863A1 SU 634858 A SU634858 A SU 634858A SU 634858 A SU634858 A SU 634858A SU 127863 A1 SU127863 A1 SU 127863A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- binary code
- code distribution
- arbitrary binary
- simulating
- distribution
- Prior art date
Links
Landscapes
- Electron Beam Exposure (AREA)
Description
Предлагаемое устройство дл .моделировани Т роизволь;1ого закона распределени двоичных кодов отличаетс от известных тем, что, с целью получени двоичных чисел, распределениых по любому заранее заданному закону, оно содержит накопитель с записанными на нем таблицами, соответствующими требуемым законам распределени , ц блок выработки равномерно распределенных чисел, используемых в качестве адресов дл выбора чисел из накопител .
Функциональна схема предлагаемого устрс| 1ства приведепа на чертеже.
Синхронизаци работы устройства производитс общими сипхрощ;зирующими импульсами через сигнальную илщу /. Блок выработки случайного адреса 2 формирует в течение каждого рабочего такта устройства равномерно раеиределенные коды случаГщых адресов, которые г;э врем нрихода синхронизирующего имнульса, поступающего с еигнальной щины через шину 3, выдаютс на вентили 4 случайного адреса. При по влении на командной щипс 5 команды обрап1.енн к устройству блок управлени 6 вырабать вает сигнал 7, которы; записывает этот адрес через веитили 4 и собирательную схему 8 на регистр 9 адреса.
Если необходимо иметь равномерный закон распределени случайных чисел, о чем сообщаетс через командную щипу, то блок управлени вырабатывает сигналы 10 и //, открывающие вентили 12 и 13, и код с регистра 9 будет выдан через собирательную схему 14. вентили 15 и 16 (открывшиес сигналами 17 и 18 с блока управлеии ) и формирующие усилители 19 или 20 на первую 21 или вторую 22 числовую щину.
При иеобходимости иметь неравномерный закон раснределени елучайных чисел блок управлени 6 по щине 23 выдаст на дещифратор 24 адрес таблицы с требуемым законом распределени чисел. В этом случае код с регистра .9 будет раещифрован дешифратором 25 как адрес числа с данной таблицы. Дл временного согласовани работы дещифраторов 25 н 24 блок управлени вырабатывает .;-.; . ; 27. Чпс.ю, рыГр;г: :;о;;
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU634858A SU127863A1 (ru) | 1959-07-25 | 1959-07-25 | Устройство дл моделировани произвольного закона распределени двоичных кодов |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU634858A SU127863A1 (ru) | 1959-07-25 | 1959-07-25 | Устройство дл моделировани произвольного закона распределени двоичных кодов |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU127863A1 true SU127863A1 (ru) | 1959-11-30 |
Family
ID=48399108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU634858A SU127863A1 (ru) | 1959-07-25 | 1959-07-25 | Устройство дл моделировани произвольного закона распределени двоичных кодов |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU127863A1 (ru) |
-
1959
- 1959-07-25 SU SU634858A patent/SU127863A1/ru active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES332386A1 (es) | Una disposicion para tratamientos de datos. | |
| US3892957A (en) | Digit mask logic combined with sequentially addressed memory in electronic calculator chip | |
| GB824947A (en) | Method and device for the automatic control and supervision of the initial period and the performance of electric glow discharge processes | |
| GB2084361B (en) | Random access memory arrangements | |
| GB1512222A (en) | Data processing apparatus | |
| GB1436236A (en) | Programmable sequence controller | |
| GB734072A (en) | Improvements in or relating to digital computors | |
| SU127863A1 (ru) | Устройство дл моделировани произвольного закона распределени двоичных кодов | |
| US3778815A (en) | Keyboard encoder | |
| GB858260A (en) | Improvements in or relating to matrix-memory arrangements | |
| ES270083A1 (es) | Un aparato para mentener un estroboimpulso de prueba de retazos de datos en el centro de señales transmitidas en máquinas calculadoras | |
| US3866061A (en) | Overlap timing control circuit for conditioning signals in a semiconductor memory | |
| GB882771A (en) | Improvements in or relating to coincident-current magnetic matrix storage systems | |
| ES393299A1 (es) | Un dispositivo que comprende una pluralidad de elementos dememoria dispuestos en serie. | |
| ES344602A1 (es) | Dispositivo detector de impulsos. | |
| GB1192368A (en) | Improvements in or relating to Data Processing Devices | |
| ES435531A1 (es) | Perfeccionamientos introducidos en una memoria de control para tener acceso a etapas de conmutacion de datos de entra-da y de salida de un conmutador digital de datos. | |
| ES386563A1 (es) | Perfeccionamientos en aparatos de elaboracion de senales electronicas. | |
| GB1119673A (en) | Word generator | |
| FR2233779A1 (en) | Fault detection in addressing units - is effected by generating combinations and memorising faulty addresses in fault detector | |
| ES321660A1 (es) | Procedimiento y aparato de discriminacion de impulsos. | |
| GB1542135A (en) | Integrated circuit modules for use in data processing systems | |
| GB1155574A (en) | Magnetic-Core Matrix Store divided into Storage Regions | |
| GB938204A (en) | Improvements in or relating to electrical digital differential analysers | |
| GB1146011A (en) | Co-ordinating apparatus for binary information |