SU1275744A1 - Bipolar signal-to-homopolar signal converter - Google Patents
Bipolar signal-to-homopolar signal converter Download PDFInfo
- Publication number
- SU1275744A1 SU1275744A1 SU853895227A SU3895227A SU1275744A1 SU 1275744 A1 SU1275744 A1 SU 1275744A1 SU 853895227 A SU853895227 A SU 853895227A SU 3895227 A SU3895227 A SU 3895227A SU 1275744 A1 SU1275744 A1 SU 1275744A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- signal
- bus
- Prior art date
Links
Abstract
Изобретение относитс к импульсной технике. Может быть использовано дл построени цифровых приемников бипол рного последовательного кода дл систем св зи. Цель изобретени расширение функциональных возможностей за счет обеспечени формировани первого синхронизирующего импульса во врем действи информационного импульса. Преобразователь содержит входной каскад 1, входные шины 2 и 3, триггер 5, информационную шину 7, элемент ИЛИ-НЕ 8, шину 9 синхронизации . Дл достижени поставленной цели в него дополнительно введены два элемента ИЛИ 4 и 6. Это обеспечивает охват синхросигнала информационньм за счет св зи с цеп ми синхронизации соответственно по фрон Р там спада и нарастани синхросигСО нала, 1 ил. Ю ел 4i 4; The invention relates to a pulse technique. It can be used to build digital bipolar serial code receivers for communication systems. The purpose of the invention is the enhancement of functionality due to the formation of the first clock pulse during the operation of the information pulse. The converter contains an input stage 1, input buses 2 and 3, trigger 5, information bus 7, an element OR NOT HE 8, a bus 9 synchronization. In order to achieve this goal, two elements, OR 4 and 6, are additionally introduced. You ate 4i 4;
Description
Изобретение относится к импульсной технике и может быть использовано для построения цифровых приемников биполярного последовательного кода для систем связи.The invention relates to a pulse technique and can be used to build digital receivers of a bipolar serial code for communication systems.
Цель изобретения - расширение функциональных возможностей за счет обеспечения формирования первого синхронизирующего импульса во время действия информационного импульса.The purpose of the invention is the expansion of functionality by providing the formation of the first synchronizing pulse during the action of the information pulse.
На чертеже приведена электрическая функциональная схема преобразователя .The drawing shows the electrical functional diagram of the Converter.
.Преобразователь биполярного сигнала в однополярный содержит входной каскад 1, первый и второй входы которого соединены с первой 2 и второй 3 входными шинами соответственно, первый выход - с первым входом первого элемента ИЛИ 4 и R-входом триггера 5, второй выход - с первым входом второго элемента ИЛИ б и Sвходом триггера 5, прямой выход которого соединен с выходной информационной шиной 7 и вторым входом первого элемента ИЛИ 4, а инверсный выход - с вторым входом второго элемента ИЛИ 6, выход которого соединен с первым входом элемента НЕ-ИЛИ 8, выход которого соединен с шиной 9 синхронизации, а второй вход - с выходом первого элемента ИЛИ 4, Преобразователь работает следующим образом,The bipolar to unipolar signal converter contains an input stage 1, the first and second inputs of which are connected to the first 2 and second 3 input buses, respectively, the first output with the first input of the first element OR 4 and the R-input of trigger 5, the second output with the first input the second element OR b and S is the input of trigger 5, the direct output of which is connected to the output information bus 7 and the second input of the first element OR 4, and the inverse output is connected to the second input of the second element OR 6, the output of which is connected to the first input of the NOT-OR 8 element, exit which is connected to the bus 9 synchronization, and the second input with the output of the first element OR 4, the Converter operates as follows,
При разности напряжений между входами преобразователя, по модулю меньшей порога срабатывания входного каскада, на выходах последнего присутствуют сигналы логической 'Ί'’, На выходе синхронизации сформирован логический 0, а на информационном выходе - предыдущее состояние RSтриггера. На входы устройства подаются противофазные сигналы.When the voltage difference between the inputs of the converter is less than the threshold of the input stage, the logical Ί Ί ’signals are present at the outputs of the logic stage, a logical 0 is generated at the synchronization output, and the previous state of the RS trigger is generated at the information output. Antiphase signals are applied to the device inputs.
Возможны два варианта работы преобразователя : когда воздействие входного сигнала вызывает появление нулевого уровня на первом выходе каскада и когда воздействие входного сигнала вызывает появление нулевого уровня на втором выходе входного каскада 1.There are two possible versions of the converter: when the influence of the input signal causes the appearance of a zero level at the first output of the cascade and when the effect of the input signal causes the appearance of a zero level at the second output of the input cascade 1.
В первом случае RS-триггер 5 переходит в нулевое состояние, т.е, на информационной шине 7 устройства формируется сигнал логического ”0, после чего через время задержки, .равное сумме задержек элементовIn the first case, the RS-trigger 5 goes to the zero state, that is, a logical ”0 signal is generated on the device information bus 7, after which, after a delay time, equal to the sum of the element delays
ИЛИ 4 и НЕ-ИЛИ 8, формируется передний фронт импульса на шине 9 синхронизации, При уменьшении разности напряжения на шинах 2 и 3 ниже уров5 ня порога срабатывания входного каскада 1 на R -входе RS-триггера 5 появляется сигнал логической 1”, который не оказывает воздействия' на состояние RS-триггера 5, но форми10 рует задний фронт синхроимпульса на шине 9 синхронизации. Аналогично, появление на информационной шине 7 сигнала логической 1 (при противоположном воздействии на шинах 2 и 3) 15 предшествует формированию импульса на шине 9 синхронизации за счет наличия задержки срабатывания в элементах ИЛИ 6 и НЕ-ИЛИ 8, а переход сигнала синхронизации из уровня ло20 гической 1 к уровню логического 0 происходит при неизменном уровне на информационной шине 7,OR 4 and NOT-OR 8, a leading edge of the pulse is formed on the synchronization bus 9, When the voltage difference on the buses 2 and 3 decreases below the threshold level of the input stage 1 on the R-input of the RS-trigger 5, a logical 1 ”signal appears that does not has an effect on the state of the RS-flip-flop 5, but 10 forms a trailing edge of the clock on the synchronization bus 9. Similarly, the appearance of a logical 1 signal on information bus 7 (with the opposite effect on buses 2 and 3) 15 precedes the formation of a pulse on synchronization bus 9 due to the presence of a delay in the elements of OR 6 and NOT-OR 8, and the transition of the synchronization signal from level 20 logical 1 to the level of logical 0 occurs at a constant level on the information bus 7,
Таким образом, в обоих случаях синхроимпульс на шине 9 синхрониза25 ции охватывается сигналом на информационной шине 7, что позволяет производить перезапись данных с линии связи как по фронту, так и по срезу синхроимпульса.Thus, in both cases, the sync pulse on the sync bus 9 is covered by the signal on the information bus 7, which allows overwriting data from the communication line both along the edge and along the clock slice.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853895227A SU1275744A1 (en) | 1985-05-13 | 1985-05-13 | Bipolar signal-to-homopolar signal converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853895227A SU1275744A1 (en) | 1985-05-13 | 1985-05-13 | Bipolar signal-to-homopolar signal converter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1275744A1 true SU1275744A1 (en) | 1986-12-07 |
Family
ID=21177176
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853895227A SU1275744A1 (en) | 1985-05-13 | 1985-05-13 | Bipolar signal-to-homopolar signal converter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1275744A1 (en) |
-
1985
- 1985-05-13 SU SU853895227A patent/SU1275744A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1003334, кл. Н 03 К 5/00, 1981. Авторское свидетельство СССР № 595853, кл. Н 03 К 5/00, 1976. . « * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5179295A (en) | Dual edge-triggered digital storage element and method therefor | |
US4412342A (en) | Clock synchronization system | |
GB1480355A (en) | Synchronizing circuits | |
KR910014713A (en) | Time measuring circuit and method for measuring time between two asynchronous pulses | |
US4317053A (en) | High speed synchronization circuit | |
KR850003479A (en) | Semiconductor integrated circuit | |
JPS62245814A (en) | Pulse circuit | |
US3935475A (en) | Two-phase MOS synchronizer | |
KR880000880A (en) | Comparator | |
SU1275744A1 (en) | Bipolar signal-to-homopolar signal converter | |
US4282488A (en) | Noise eliminator circuit | |
ATE28770T1 (en) | SIMPLE TIMED LOCKING CIRCUIT. | |
EP1618660B1 (en) | Enabling method to prevent glitches in waveform | |
KR0152346B1 (en) | Clock switching circuit | |
GB1355495A (en) | Apparatus for clocking digital data | |
SU900458A1 (en) | Register | |
SU1156045A1 (en) | Device for synchronizing information exchange system | |
US5268596A (en) | Method and apparatus for latching data around a logical data processor | |
KR100566297B1 (en) | Clock divider circuits | |
SU1198746A1 (en) | Device for demodulating bipulse phase-shift-keyed signals | |
SU942253A1 (en) | Pulse synchronization device | |
SU1190502A1 (en) | Device for generating pulses with difference frequency | |
JP2864714B2 (en) | Edge detection circuit | |
SU1157675A1 (en) | Device for determining difference of repetition frequencies of two pulse trains | |
KR0184153B1 (en) | Frequency divider circuit |