Claims (1)
ходом к соединенным между собой входам делител 23 частоты и дополнительного делител 33 частоты, подсоединенного выходом к счетному входу третьего счетчика 28 импульсов, соединенного выходами с информационными входами второго счетчика 24. импульсов и установочным входом с выходом элемента 26 задержки, подключенНого входом к соединенным между собой управл ющему входу второго счетчика 24 импульсов и выходу второго элемента ИЛИ 27, подсоединенного первым входом к выходу дев того элемента И 30 и вторым входом к выходу шестого эл мента И 19, при этом четвертый триг гер 31 подключен выходом к первому входу дев того элемента И 30, первым входом - к выходу шестого элемента И 19 и вторым входом - к соединенным между собой второму входу дев того элемента И 30 и выходу восьмого элемента И 29, подсоединенного первым входом к соединенным между собой выходу первого элемента ИЛИ 18 и вто рому входу третьего тpигfвpa 20,подключенного вторым выходом к второму входу восьмого элемента И 29. Условные обозначени на диаграммах фиг.2: воспроизведенный магнитной головкой 1 сигнал после усилени и фильтрации; 5 - детектированный сигнал после выпр мител 6; Ь - пр моугольные импульсы пр мой пол рности, полученные путем преобразовани входных сигналов триггером 7 1 митта; пр моугольные импульсы обратной пол рности, полученные путем преобразовани входных сигналов триггером 7 Шмитта; короткие импульсы после формировател 8 сигналов по экстремуму; импульсы, проход щие на выход третьего элемента И 10 во вре м воспроизведени сигнала, имеющего амплитуду выше порога срабатывани триггера 7 Шмитта; импульсы, проход щие на выход четвертого элемента И 11 во врем воспроизведени сигнала имеющего амплитуду ниже порога срабатывани триггера 7 Шмитта; сигналы обратной и пр мой пол рности , формируемые первым триггером 12; короткие импульсы после формировател 4 сигналов по нулю импульсы на выходе первого элемента И 5; сигнал Выпадение, формируемый вторым триггером 13; инвертированный сигнал Выпадение , формируемый на выходе элемента НЕ 14; импульсна последовательность на выходе первого дешифратора 17, имеюща частоту следовани , равную двойной частоте следовани синхронизирующих импульсов; импульсна последовательность на выходе второго элемента И 9, формируема из импульсов, полученных на выходе формировател 8 сигналов по экстремуму во врем воспроизведени участка записи, обеспечивающего уверенное формирование сигналов.; импульсна последовательность на выходе первого элемента РШИ 18, состо ща из импульсов , сформированных формирователем 8 сигналов по экстремуму , и импульсов с.двойной частотой СИ, формируемых первым дешифратором 27. вные обозначени на диаграм .З: импульсна последовательность на втором входе третьего триггера 20, состо ща из синхроимпульсов и заштрихованных кодовых импульсов; диаграмма заполнени разр дов третьего счетчика 28; диаграмма перезаписи кода из третьего счетчика 28 во второй счетчик 24 в обратном коде и последующего заполнени второго счетчика 24; импульсы на выходе второго дешифратора 25, формируемые в момент переполнени второго счетчика 24; разделенные синхронизирующие и кодовые импульсы на выходах шестого и восьмого элементов И 19 и 29; сигнал на вьпсоде четвертого триггера 31; синхронизирующий импульс на выходе дев того элемента И 30; импульсы на выходе второго элемента ИЛИ 27, производ щие перезапись кода из третьего счетчика 28 во второй счетчик 24; импульсы на выходе элемента 26 задержки, производ щие сброс третьего счетчика 28; , сигнал на выходе третьего триггера 20. Предлагаемое устройство работает следующим образом. Воспроизведенный магнитной головкой 1 сигнал после усилени и фильтрации (фиг.2 а) выпр мителем 6 детек тируетс (фиг.25) и затем подаетс на .триггер 7 Шмитта и на формирователь 8 сигналов по экстремуму. Триггер 7 Шмитта, настроенный на уровень срабатывани , соответствующий порогу достоверного формировани импульсов формирователем 8 сигналов по экстремуму , преобразует входной сигнал в пр моугольные импульсы пр мой и обратной пол рности (фиг.2 В, г ). Формирователь 8 сигналов по Экстремуму по вершинам продетектированного сигнала формирует короткиеимпульсы (фиг,2л) которые на третьем и четвертом элементах И 10 и 11 сравниваютс с пр моугольными сигналами, фор мируемыми триггером 7 Шмитта. При этом, если амплитуда продетектированного сигнала ниже порога срабатывани триггера 7 Шмитта, то импульсы сфор 1ированные формирователем 8 сигналов по экстремуму, проход т через четвертый элемент И 11 (фиг.2 ) на второй вход первого суммирующего триггера 12 и через третий элемент И 10 (фиг.2 е) - на первый вход первого триггера 12, если амплитуда про детектированного сигнала вьше порога срабатьшани триггера 7 Шмитта. Первый триггер 12 по присутствию импульсов на его входах формирует по тенциальный сигнал пр мой и обратной пол рности (фиг.2 к, и), который характеризует участки воспроизведенной информации, сформированной с низкой достоверностью. Передний фронт импульса , сформированного первым триггером 12 (фиг.2 U ), запускает второй триггер 13. После окончани участка восп1)оизведенной информации, сформированной с низкой достоверностью, первым из серии импульсов, сформированных формирователем 4 импульсов по нулю (фиг .2л) и прошедших через пер вый элемент И 5 (фиг.2 м), производитс установка второго триггера 13 в ис одное состо ние. Таким образом, на выходе второго триггера 13 формируетс сигнал Выпадение (фиг.2 м), который определ ет зону неуверенного формировани . При этом сигнал Выпадение (фиг.2н) отличаетс от импульса, сформированного первым суммирующим триггером (фйг.21с), тем, что задний фронт его задержан до по влени первого импульса на выходе формировател 4 импульсов по нулю. Сигнал Выпадение, воздейству на второй элемент И 9 и элемент НЕ 14, дает запрет на прохождение на первый вход первого элемента ИЛИ 18 импульсов , сформированных формирователем 8 сигналов по экстремуму (г.2 д , р ) , дает разрешение на п тый элемент И 15 (фиг.2 о ) на прохождение импульсов умноженной частоты с выхода управл емого генератора 21 на второй вход первого счетчика 16 импульсов и снимает с первого входа первого счетчика 16 команду Обнуление, при этом первьш счетчик 16 начинает заполн тьс . . Первый дешифратор 17, анализиру состо ние выходных разр дов первого счетчика 16, формирует импульсы, следующие с частотой в два раза выше частоты следовани , синхроимпульсов входного сигнала, которые затем поступают на второй вход первого элемента ИЛИ 18 (фиг.2п ). Таким образом, на выходе первого элемента ИЛИ 18 (фиг.2 с ) в зоне неуверенного формировани (фиг.2 о ) сигнал, сформированный формировате- лем 8 сигналов по экстремуму (фиг.2А) замещаетс импульсами, следующими с удвоенной частотой следовани синхроимпульсов (фиг.2 п ). С выхода первого элемента ИЛИ 18 импульсна последовательность (фиг.Зг) состо ща из синхроимпульсов (синхроимпульсы не заштрихованы), следующих систематически с частотой fcn 1/Т.у и сдвинутых к ним на 0,5 Т , кодовых импульсов (кодовые импульсы заштрихованы), поступает на демодул тор синхроимпульсов, содержащий третий и четвертый триггеры 20 и 31, шестой, седьмой, восьмой и дев тый элементы И 19, 22, 29 и 30, второй элемент ИЛИ 27, элемент 26 задержки, второй и третий счетчики 24 и 28,второй дешифратор 25, делители 23 и 33. частоты и генератор 32, Входом демодул тора синхроимпульсов вл ютс объединенные второй вход третьего триггера 20 и первые входы шестого и восьмого элементов И 19 и 21. Выходом демодул тора синхроимпульсов и всего устройства вл ютс выходы шестого и восьмого элементов И 19 и 29. С выхода шестого элемента И 19 снимаютс синхронизирующие импульсы, которые, поступа на вход управл емо го генератора 21, задают требуемую частоту генерации. С выхода восьмого элемента И 29 снимаютс кодовые импульсы, которые используютс как выходной сигнал совместно с синхроимпульсами дл самосинхронизации демодул тора синхроимпульсов . В установившемс режиме демодул тора синхроимпульсов во врем присут стви очередного синхроимпульса на втором входе третьего триггера 20 и на первых входах шестого и восьмого элементов И 19 и 29 третий триггер 2 находитс в состо нии, при котором восьмой элемент И 29 закрыт (фиг.2ц,ц а шестой элемент И 19 открыт (фиг.Зг) С выхода шестого элемента И 19 синхроимпульсы проход т через второй элемент ИЛИ 27 (фиг.Зю) на третий вход второго-счетчика 24, перезаписы ва в него в обратном коде кодовое состо ние третьего счетчика 28. Посл перезаписи задержанным элементом 26 задержки синхроимпульсами (фиг.З ) производитс обнуление третьего счет чика 28 (фиг.Зд). После этого третий счетчик 28 начинает заполн ть с импульсами, снимаемыми с генерато ра 32 делител 33 частоты, имек дего коэффициент делени четыре. В это врем с делител 23 частоты, имеющего коэффициент делени три, через седьмой элемент И 22 поступают запол н ющие импульсы на первый счетный вход второго счетчика 24. Учитыва , что коэффициенты пересчета второго, и третьего счетчиков 24 и 28 равны, а частота заполнени второго счетчика 24 в 4/3 раза вьш1е, чем у третьего счетчика 28, а также то, что пере обнулением третьего счетчика 28 во второй счетчик 24 записан в обратном виде код предьщущего периода следовани СИ, измеренного третьим счетчиком 28, то при равенстве периодов, следовани СИ второй счетчик 24 при досчете переполнитс на 1 /4 , быст рее, чем поступит очередной синхроим пульс. При переполнении второго счет 30 чика 24 (фиг.Зф) второй дешифратор 25 дает импульс (фиг.З х ), задним фронтом которого третий триггер 20 устанавливаетс в состо ние, обеспечивающее прохождение очередного СИ через шестой элемент И 19. Обратна установка триггера 20 устанавливаетс в состо ние, обеспечивающее прохождение очередного СИ через шестой элемент И 19. Обратна установка триггера 20 производитс задним фронтом очередного импульса, пришедшего на его второй вход с выхода первого элемента ИЛИ 18. Таким образом. первые 3/4 Т,, третий триггер 20 держит открытьтм восьмой элемент И 29 (фиг.3ц ), пропуска на его выход кодовые импульсы (фиг.Зы), а затем, перебрасыва сь, пропускает синхроимпульсы через шестой элемент И 19. Синхронизаци демодул тора синхроимпульсов производитс с помощью четвертого триггера 31 и дев того элемента И 30 после по влени первого кодового импульса на входах шестого и восьмого элементов И 19 и 29. При этом учитьшаетс , что дл метода записи удвоением частоты между двум синхроимпульсами может присутствовать только один кодовьй импульс, в этом случае задний фронт импульса, прошедшего через восьмой элемент И 29 (фиг.Зы), взводит четвертый триггер 31 (фиг.Зц), который дает разрешение на прохождение импульсного сигнала через дев тый элемент И 30. Если после этого очередной входной импульс снова пройдет через восьмой элемент И 29, то на выходе дев того элемента И 30 по витс импульс (фиг.З э), который, пройд через второй элемент ИЛИ 27 (фиг.З (о), про вит себ как очередной синхроимпульс, управл ющий работой второго и третьего счетчиков 24 и 28. Установка четвертого триггера 31 в исходное состо ние производитс импульсами, поступающими на его второй вход с выхода шестого элемента И 19. Таким образом, предлагаемое устройство при отсутствии вьшадений во входном сигнале демодулирует сигнал, записанный на магнитную ленту, а во врем вьтадений переходит в режим самосинхронизации. Формула изобретени Устройство дл воспроизведени цифровой информации с носител магнитнои записи, содержащее магнитную головку, подсоединенную через усилитель к входу фильтра, выход которого соединён через формирователь импульсов по нулю с первым входом первого элемента И, через выпр митель с входами триггера Шмитта и формировател импульсов по экстремуму, подключенного выходом к первому входу второго элемента И и к соединенным между собой первым входом тре тьего и четвертого элементов И, подключенных вторыми входами к выходам триггера Шмитта и выходами - к входам первого триггера, первый выход которого подсоединен к второму входу первого элемента И, а второй выход к первому входу второго триггера, подключенного вторым входом к выходу первого элемента И и выходом к второму входу второго элемента И непосредственно и через элемент НЕ к первому входу п того элемента И и к установочному входу первого счетчика импульсов, подсоединенного счетным входом к выходу п того элемента И и выходом через первый дешифратор - к первому входу первого,элемента ИЛИ, соединенного вторым входом с выходом второго элемента И и выходом с первым входом шестого элемента И, подключенного вторым входом к первому выходу третьего триггера и выходом через управл емый генератор к второмз входу п того элемента И, и с первым входом седьмого элемента И, подсоединенного вторым входом и выходом делител частоты и выходом к счетному входу второго счетчика импульсов , подключенного выходами через второй дешифратор к первому входу третьего триггера, а также элемент задержки, отличающеес тем, что, с целью снижени погрешности воспроизведени путем повышени устойчивости синхронизации, в него введены второй элемент ИЛИ,- третий счётчик импульсов, восьмой и дев тьш элементы И, четвертьй триггер и дополнительные генератор и делитель частоты, причем дополнительный генератор подключен выходом к соединенным между собой входам делител частоты и дополнительного делител частоты подсоединенного выходом к счетному входу третьего счетчика импульсов, соединенного выходами с информационными входами второго счетчика импульсов и установочным входом с выходом элемента задержки, подключенного входом к соединенным между собой управл ющему входу второго счетчика импульсов и выходу второго элемента ИЛИ, подсоединенного первьм входом к выходу дев того элемента И и вторым входом к выходу шестого элемента И, при этом четвертый триггер подключен выходом к первому входу дев того элемента И, первым входом - к выходу шестого элемента И и вторым входом к соединенным между собой второму входу.дев того элемента И и выходу восьмого элемента И, подсоединенного первым входом и соединенным между собой выходу первого элемента ИЛИ и второму входу третьего триггера, подключенного вторым выходом к второму входу восьмого элемента И,move to the interconnected inputs of the frequency divider 23 and the additional frequency divider 33 connected by an output to the counting input of the third pulse counter 28 connected by outputs to the information inputs of the second pulse counter 24. and a setup input with a delay element 26 connected to each other the control input of the second counter 24 pulses and the output of the second element OR 27 connected by the first input to the output of the ninth element And 30 and the second input to the output of the sixth element And 19, with This fourth trigger 31 is connected by output to the first input of the ninth element And 30, the first input to the output of the sixth element And 19 and the second input to the interconnected second input of the ninth element And 30 and the output of the eighth element And 29 connected by the first input to the interconnected output of the first element OR 18 and the second input of the third cable 20, connected by the second output to the second input of the eighth element AND 29. The symbols on the diagrams of Fig. 2: reproduced by the magnetic head 1 signal after amplification and filtering; 5 - detected signal after rectifier 6; B - rectangular pulses of direct polarity, obtained by converting the input signals with a mitt trigger 7 1; reverse polarity pulses obtained by converting input signals with a Schmitt trigger 7; short pulses after the imager 8 signals at the extremum; pulses passing to the output of the third element AND 10 during the reproduction of a signal having an amplitude above the trigger threshold of the Schmitt trigger 7; pulses passing to the output of the fourth element 11 during the reproduction of a signal having an amplitude below the trigger threshold of the Schmitt trigger 7; inverse and forward polar signals generated by the first trigger 12; short pulses after shaper 4 signals on zero pulses at the output of the first element And 5; the Dropout signal generated by the second trigger 13; inverted signal Dropout generated at the output of the element NOT 14; a pulse sequence at the output of the first decoder 17, having a following frequency equal to twice the frequency of following the clock pulses; the pulse sequence at the output of the second element AND 9, formed from the pulses received at the output of the driver 8 of the signals according to the extremum during the reproduction of the recording section, which ensures the reliable formation of signals .; the pulse sequence at the output of the first element of RShI 18, consisting of the pulses generated by the shaper 8 signals according to the extremum, and the pulses with the double frequency SI, formed by the first decoder 27. real symbols on the diagram. 3: the pulse sequence at the second input of the third trigger 20, consisting of sync pulses and shaded code pulses; fill diagram of the third counter 28 bits; a diagram of rewriting the code from the third counter 28 to the second counter 24 in the return code and then filling the second counter 24; pulses at the output of the second decoder 25, generated at the moment of overflow of the second counter 24; separated clock and code pulses at the outputs of the sixth and eighth elements And 19 and 29; the signal on the fourth trigger of the 31st; the synchronizing pulse at the output of the ninth element And 30; pulses at the output of the second element OR 27, which rewrite the code from the third counter 28 into the second counter 24; pulses at the output of delay element 26, which reset the third counter 28; , the signal at the output of the third trigger 20. The proposed device operates as follows. The signal reproduced by the magnetic head 1 after amplification and filtering (Fig. 2a) is detected by the rectifier 6 (Fig. 25) and then fed to the Schmitt trigger 7 and to the extremum driver 8. The Schmitt trigger 7, which is set to the trigger level corresponding to the threshold for reliable pulse shaping by the extremum driver 8, converts the input signal into rectangular pulses of direct and reverse polarity (Fig. 2 V, d). The shaper 8 of the signals according to the Extremum along the vertices of the detected signal forms short impulses (FIG. 2L) which on the third and fourth elements I 10 and 11 are compared with the square signals formed by the Schmitt trigger 7. At the same time, if the amplitude of the detected signal is below the trigger threshold of Schmitt trigger 7, the pulses generated by the shaper 8 of the signals at the extremum pass through the fourth element 11 (2) to the second input of the first summing trigger 12 and through the third element 10 2 e) - at the first input of the first trigger 12, if the amplitude of the detected signal is higher than the threshold of the Schmitt trigger 7. The first trigger 12, by the presence of pulses at its inputs, generates a potential signal of direct and reverse polarity (Fig. 2k, 1), which characterizes portions of the reproduced information, formed with low confidence. The leading edge of the pulse formed by the first trigger 12 (FIG. 2 U) triggers the second trigger 13. After the end of the segment of the extinct information collected, formed with low confidence, the first of a series of pulses formed by the shaper 4 pulses of zero (FIG. 2l) and passed through the first element 5 (figure 2 m), the second trigger 13 is set to the idle state. Thus, at the output of the second trigger 13, a Dropout signal is generated (Fig. 2 m), which defines an area of uncertain formation. In this case, the Dropout signal (Fig.2n) differs from the pulse generated by the first summing trigger (Feng 21c), in that its falling edge is delayed until the first impulse appears at the output of the driver 4 for zero pulses. The Dropout signal, acting on the second element AND 9 and the element NOT 14, prohibits the passage to the first input of the first element OR 18 pulses generated by the shaper 8 signals according to the extremum (d.2 d, p), gives permission to the fifth element AND 15 (Fig. 2) the passage of pulses of the multiplied frequency from the output of the controlled generator 21 to the second input of the first counter 16 pulses and discharges the Zero command from the first input of the first counter 16, and the first counter 16 begins to fill. . The first decoder 17, analyzing the state of the output bits of the first counter 16, generates pulses following with a frequency twice as high as the frequency of the input signal, which then goes to the second input of the first element OR 18 (Fig. 2n). Thus, at the output of the first element OR 18 (Fig. 2c) in the zone of uncertain formation (Fig. 2o), the signal generated by the signal generator 8 according to the extremum (Fig. 2A) is replaced by pulses followed by a double clock frequency ( 2 p). From the output of the first element OR 18, the pulse sequence (Fig. 3g) consists of sync pulses (the sync pulses are not shaded), which follow systematically with the frequency fcn 1 / I and code pulses shifted to them by 0.5 T (code pulses are shaded) , enters the demodulator clock pulses, containing the third and fourth triggers 20 and 31, the sixth, seventh, eighth and ninth elements AND 19, 22, 29 and 30, the second element OR 27, the delay element 26, the second and third counters 24 and 28 , the second decoder 25, dividers 23 and 33. frequency and generator 32, input demodul The clock of the sync pulses are the combined second input of the third trigger 20 and the first inputs of the sixth and eighth elements AND 19 and 21. The output of the demodulator of the sync pulses and the entire device are the outputs of the sixth and eighth elements And 19 and 29. From the output of the sixth element And 19, clock pulses are removed which, arriving at the input of the controlled oscillator 21, determine the required generation frequency. From the output of the eighth element And 29, code pulses are removed, which are used as an output signal in conjunction with the sync pulses to self-synchronize the demodulator of the sync pulses. In the steady state demodulator of the sync pulses during the presence of the next sync pulse at the second input of the third trigger 20 and at the first inputs of the sixth and eighth elements And 19 and 29, the third trigger 2 is in the state at which the eighth element And 29 is closed (Figure 2c, The sixth element And 19 is open (Fig. 3g) From the output of the sixth element And 19, the sync pulses pass through the second element OR 27 (Fig. Zu) to the third input of the second-counter 24, overwriting the third state code in it in the reverse code counter 28. After rewriting the detainee By the delay element 26 clock pulses (Fig. 3), the third counter of the chip 28 is reset (FIG. 10). After this, the third counter 28 begins to fill with the pulses taken from the generator 32 of the frequency divider 33, the division factor four being four. a frequency divider 23 having a division factor of three, through the seventh element I 22 receives filling pulses to the first counting input of the second counter 24. Taking into account that the conversion factors of the second and third counters 24 and 28 are equal, and the frequency of filling the second counter 24 in 4/3 times higher than that of the third counter 28, and also that by resetting the third counter 28 to the second counter 24, the code of the previous SI following period, measured by the third counter 28, is written back, then the second counter 24, when the periods are equal, will overflow 1/4, faster than the next sync pulse. When the second count 30 overflows 24 (Fig. 3), the second decoder 25 gives a pulse (FIG. 3), the back front of which the third trigger 20 is set to allow the next SI to pass through the sixth element And 19. The reverse setting of the trigger 20 is set to the state that ensures the passage of the next SI through the sixth element And 19. The reverse setting of the trigger 20 is performed by the falling edge of the next pulse that came to its second input from the output of the first element OR 18. Thus. the first 3/4 T, the third trigger 20 holds the eighth element I 29 open (FIG. 3c), the code pulses pass to its output (fig.Zy), and then, after sending, the sync pulses pass through the sixth element 19. The synchronization demodule The clock of the sync pulses is performed using the fourth trigger 31 and the ninth element AND 30 after the appearance of the first code pulse at the inputs of the sixth and eighth elements AND 19 and 29. At the same time, it is learned that for the recording method by doubling the frequency between two sync pulses there can be only one code pulse In this case, the back front of the pulse that passed through the eighth element I 29 (fig.Zy), cocks the fourth trigger 31 (fig.Зц), which gives permission for the pulse signal to pass through the ninth element And 30. If after this next input the impulse passes again through the eighth element I 29, then at the output of the ninth element I 30, a pulse (Fig. 3 e) goes through, which, having passed through the second element OR 27 (Fig. 3 (o)), will manifest as a regular clock pulse controlling the operation of the second and third counters 24 and 28. Setting the fourth trigger 31 to the source The second state is produced by pulses arriving at its second input from the output of the sixth element And 19. Thus, the proposed device in the absence of steps in the input signal demodulates the signal recorded on the magnetic tape, and during the transition goes into the self-synchronization mode. Apparatus of the Invention A device for reproducing digital information from a magnetic recording medium, comprising a magnetic head connected through an amplifier to the input of a filter, the output of which is connected through a pulse shaper by zero to the first input of the first element I, through a rectifier with inputs of a Schmitt trigger and pulse shaper by extremum connected by the output to the first input of the second element I and to the interconnected first input of the third and fourth elements AND connected by the second inputs to the outputs Schmitt trigger and outputs to the inputs of the first trigger, the first output of which is connected to the second input of the first element I, and the second output to the first input of the second trigger connected to the second input to the output of the first element I and output to the second input of the second element I directly and through the element NOT to the first input of the fifth element I and to the installation input of the first pulse counter connected by a counting input to the output of the fifth element AND and the output through the first decoder to the first input of the first, the OR element connected the second input with the output of the second element And and the output with the first input of the sixth element And connected by the second input to the first output of the third trigger and output through a controlled generator to the second input of the fifth element And, and with the first input of the seventh element And connected to the second input and the output of the frequency divider and the output to the counting input of the second pulse counter connected by outputs via the second decoder to the first input of the third trigger, as well as a delay element, characterized in that, in order to reduce the error in by increasing synchronization stability, a second OR element is introduced in it — the third pulse counter, the eighth and nine elements AND, a quarter trigger and an additional oscillator and frequency divider, the additional generator being connected to the connected frequency splitter inputs connected by the output to the counting input of the third pulse counter, connected by the outputs to the information inputs of the second pulse counter and the setting input to the element output and a delay connected by the input to the interconnected control input of the second pulse counter and the output of the second OR element connected by the first input to the output of the ninth And element and the second input to the output of the sixth And element, while the fourth trigger is connected by the output to the first input of the ninth And, the first input - to the output of the sixth element And and the second input to the second input connected to each other. The same And the output of the eighth element And connected to the output of the first input of the OR gate and the second input of the third flip-flop, a second output connected to the second input of the eighth AND gate,
A/ /Vv4-/ Д/A / / Vv4- / D /
Л)L)
I I I I и I I I 11 I ц nimii I I 1 IILI I I I and I I I 11 I C nimii I I 1 IIL
I I 111 I I 11I I 111 I I 11
JI 1111 MlJI 1111 Ml
I I I II I I I I I I Mil Hill II I ILI I I II I I I I I I I Mil Hill II I IL
I I I I II I I I I
J И tllMllltJ And tllMlllt
LL
да/г/yes / g /
1one
л l
n чn h
ШSh
uu
Э ЮE Yu
f3«f3 "
s t$ tjs t $ tj
Фиг.ЗFig.Z