SU1274095A1

SU1274095A1 - Control device for self-excited voltage inverter

Info

Publication number: SU1274095A1
Application number: SU843694760A
Authority: SU
Inventors: Валентин Игоревич Олещук
Original assignee: Отдел Энергетической Кибернетики Ан Мсср
Priority date: 1984-01-25
Filing date: 1984-01-25
Publication date: 1986-11-30

Abstract

Изобретение относитс к преобразовательной технике и может быть использовано дл управлени инверторами . Целью изобретени вл етс упрощение . Сигналы с усилителей 2, 3 и 4 через ключи 5, 6 и 7, пор док замыкани которьк определ етс командами регистра 10, поочередно поступают на вход компаратора 8, на второй вход которого поступает пилообразное напр жение с интегрирующего конденсатора 13. В момент их равенства сигналы через распределитель 9 поступают на вентили инвертора. Сигналы с выходов усилителей 2, 3 и 4 поступают также на вход стабилизатора тока 12 и определ ют крутизну фронтов напр жени интегрирующего § конденсатора 13 и его частоту. 2 ил.The invention relates to a converter technique and can be used to control inverters. The aim of the invention is to simplify. The signals from amplifiers 2, 3 and 4 through the keys 5, 6 and 7, the order of which circuit is determined by the commands of register 10, alternately arrive at the input of the comparator 8, the second input of which receives a sawtooth voltage from the integrating capacitor 13. the signals through the valve 9 are fed to the inverter valves. The signals from the outputs of amplifiers 2, 3 and 4 also go to the input of current regulator 12 and determine the steepness of the voltage fronts of the integrating capacitor 13 and its frequency. 2 Il.

Description

Изобретение относится к преобразовательной технике, в частности к устройствам для управления инверторами.The invention relates to a conversion technique, in particular to devices for controlling inverters.

Целью изобретения является упрощение устройства.The aim of the invention is to simplify the device.

На фиг. 1 представлена функциональнай схема устройства; на фиг. 2временные диаграммы, поясняющие принцип его функционирования.In FIG. 1 shows a functional diagram of a device; in FIG. 2 time diagrams explaining the principle of its functioning.

Источник управляющего напряжения 1 соединен с усилителями 2-4 с нормированными и разными коэффициентами усиления. Выходы усилителей 2-4 через соответствующие ключи 5-7 подсоединены к первому входу компаратора 8, выход которого связан, с распределителем 9 управляющих импульсов. Управляющие цепи ключей соединены с соответствующими выходами регистра 10.The control voltage source 1 is connected to amplifiers 2-4 with normalized and different amplification factors. The outputs of the amplifiers 2-4 through the corresponding keys 5-7 are connected to the first input of the comparator 8, the output of which is connected, with the distributor 9 of the control pulses. The control key circuit is connected to the corresponding outputs of the register 10.

Вход регистра 10 связан с выходом задающего генератора 11. Для определенности принято, что количество усилителей и ключей в схеме, определяющих число тактовых интервалов формируемой кривой выходного напряжения, инвертора, равно трем.The input of the register 10 is connected with the output of the master oscillator 11. For definiteness, it is assumed that the number of amplifiers and keys in the circuit determining the number of clock intervals of the generated output voltage curve of the inverter is three.

Задающий генератор 11 состоит из стабилизатора тока 12, связанного с интегрирующим конденсатором 13, подсоединенного к блоку формирования импульсов 14, с выхода которого снимается выходной сигнал задающего генератора 11. Блок формирования импульсов 14 соединен также с разрядным ключом 15, который связан с интегрирующим конденсатором 13. Выход конденсатора 13 соединен с вторым входом компаратора 8. Вход стабилизатора тока 12, являющийся входом задающего генератора 11, связан с выходными контактами ключей 5-7.The master oscillator 11 consists of a current stabilizer 12 connected to an integrating capacitor 13 connected to a pulse shaping unit 14, from the output of which the output signal of the master oscillator 11. The output of the capacitor 13 is connected to the second input of the comparator 8. The input of the current stabilizer 12, which is the input of the master oscillator 11, is connected to the output contacts of the keys 5-7.

Устройство работает следующим образом.The device operates as follows.

Сигналы с усилителей 2-4 U₂~U₄(фиг. 2) через ключи 5-7, порядок замыкания которых определяется командами регистра 10, поочередно поступают на вход компаратора 8, на второй. вход которого поступает пилообразное напряжение с интегрирующего конденсатора 13. В моменты равенства этих напряжений компаратором 8 вырабатываются сигналы на формирование выходных импульсов, которые через, распределитель 9 поступают на вентили инвертора.The signals from the amplifiers 2-4 U ₂ ~ U ₄ (Fig. 2) through the keys 5-7, the closure order of which is determined by the commands of the register 10, are alternately fed to the input of the comparator 8, to the second. the input of which is a sawtooth voltage from an integrating capacitor 13. At the moments of equality of these voltages, comparator 8 produces signals to generate output pulses, which through the distributor 9 are fed to the inverter valves.

Сигналы U₂-U₄ усилителей 2-4 поступают также поочередно на вход стабилизатора 12 задающего генератора 1 1 и определяют, тем самым, крутизну фронтов напряжения U₍₃ интегрирующего конденсатора 13 и его'частоту.The signals U ₂ -U _{4 of the} amplifiers 2-4 are also supplied alternately to the input of the stabilizer 12 of the master oscillator 1 1 and thereby determine the steepness of the voltage fronts U _{(3 of the} integrating capacitor 13 and its frequency).

Импульсы Ц₍₄ блока 14 (фиг. 2) открывают разрядный ключ 15, который шунтирует на короткое время интегрирующий конденсатор 13, а также поступают на вход регистра 10, выходные напряжения которого циклически меняются в соответствии с приведенной на фиг. 2 последовательностью тактовых имтервалов Т1-ТЗ и поочередно замыкают на соответствующих интервалах ключи 5-7.Pulses C ₍₄ blocks 14 (Fig. 2) open the bit key 15, which shunts the integrating capacitor 13 for a short time, and also enter the input of register 10, the output voltages of which cyclically change in accordance with the sequence of clock intervals T1 shown in Fig. 2 -TK and alternately close keys 5-7 at appropriate intervals.

В рассматриваемом случае, как следует из временных диаграмм фиг. 2, формирование такта Т1 регистра 10 производится в течение четырех периодов выходного сигнала задающего генератора 11, такта Т2 - в течение трех периодов, такта ТЗ - на двух периодах. На второй половине полупериода выходного напряжения инвертора процесс функционирования схемы повторяется в обратной последовательности.In the case under consideration, as follows from the time diagrams of FIG. 2, the formation of tact T1 of register 10 is performed for four periods of the output signal of the master oscillator 11, tact T2 - for three periods, tact TK - for two periods. In the second half of the inverter output voltage half-cycle, the process of functioning of the circuit is repeated in the reverse sequence.

Выбор коэффициентов передачи усилителей 2-4, а также алгоритма формирования тактовых интервалов регистром 10 осуществляется в каждом конкретном случае исходя из условия лучшего приближения формы выходного напряжения инвертора к синусоиде.The selection of transmission coefficients of amplifiers 2-4, as well as the algorithm for generating clock intervals by register 10, is carried out in each case based on the condition of a better approximation of the shape of the inverter output voltage to a sinusoid.

Claims

(pui.f The invention relates to converter equipment, in particular, devices for controlling inverters. The object of the invention is to simplify the device. Fig. 1 is a functional diagram of the device; Fig. 2 is time diagrams explaining the principle of its operation. Source control Voltage 1 is connected to amplifiers 2–4 with normalized and different gains. The outputs of amplifiers 2–4 are connected to the first input of the comparator 8, the output of which is connected, via a switch 9 control pulses. The control circuits of the keys are connected to the corresponding outputs of the register 10. The input of the register 10 is connected to the output of the master oscillator 11. For definiteness, it is assumed that the number of amplifiers and keys in the circuit determining the number of clock intervals of the output voltage curve , the inverter is equal to three. The master oscillator 11 consists of a current stabilizer 12 connected to an integrating capacitor 13 connected to a pulse shaping unit 14, the output of which removes the output signal of the master gene. rator 11. An impulse shaping unit 14 is also connected to a discharge switch 15, which is connected to an integrating capacitor 13. The output of a capacitor 13 is connected to a second input of a comparator 8. A current regulator input 12, which is an input to a master oscillator 11, is connected to the output m contacts of keys 5-7. The device works as follows. The signals from amplifiers 2-4 Uj-U (Fig. 2) through the keys 5-7, the order of which is determined by the commands of the register 10, alternately arrive at the input of the comparator 8, to the second, the input of which receives a sawtooth voltage from the integrating capacitor 13. At the moments of equality of these voltages, the comparator 8 generates signals for the formation of output pulses that are through. the distributor 9 is fed to the inverter vents. 5 The signals Uj-U of the amplifiers 2-4 are also fed alternately to the input of the stabilizer 12 of the master oscillator 1 1 and thereby determine the steepness of the voltage fronts Uo of the integrating capacitor 13 and its frequency. The pulses and, 4 blocks 14 (Fig. 2) open the discharge switch 15, which shunts for a short time the integrating capacitor 13, and also enters the input of the register 10, the output voltages of which cyclically vary in accordance with the one shown in Fig. 2 sequence of clocks and intervals T1-TZ and alternately close the keys 5-7 at the corresponding intervals. In this case, as follows from the time diagrams of FIG. 2, the generation of clock cycle T1 of the register 10 is performed during four periods of the output signal of the master oscillator 11, clock cycle T2 - during three periods, clock cycle TK - over two periods. In the second half of the half cycle of the output voltage of the inverter, the process of operating the circuit is repeated in reverse order. The selection of the transfer coefficients of the amplifiers 2-4, as well as the algorithm for forming the clock intervals by the register 10, is carried out in each particular case based on the condition that the form of the output voltage of the inverter is close to a sinusoid. An apparatus for controlling an autonomous voltage inverter comprising a control voltage source connected to amplifiers whose outputs are connected to input contacts of keys whose control circuits are connected to corresponding outputs of the register, the output contacts of which are interconnected and to the first the input of a comparator connected to the distributor of control pulses, and a master oscillator, which includes a bit switch and a current regulator, connected to an integrating capacitor , a pulse shaping unit, characterized in that, for the purpose of simplification, the input of the current stabilizer of the driver

312740954

the generator is connected to the input of the register; the master oscillator is connected to the output of the integrating capacitor to the second input of the comparator.

CAA2

FIG. 2