Изобретение относитс к электроизмерительной технике, а именно к электронным шахматным часам. Цель изобретени - повышение оперативности и увеличение объема инди.цируемой информации. На фиг. I изображена структурна схема часов1 на фиг. 2 - схемы пам ти и измерител обратного числа ходов (измерители обратного времени построены аналогично); на фиг. 3 функциональна схема логической схемы . Электронные шахматные часы содержат датчик 1 периодических сигналов , переключатель 2 ходов и клавиатуру 3, подключенные выходами к первому, второму и третьему входам логической схемы 4, соединенной пер вым и вторым выходами через счетчики 5 долей секунд с первыми входами измерителей 6 обратного времени,под соединенных первыми выходами к четвертому и п тому входам логической схемы 4, вторыми выходами - к входа первого.и второго индикаторов 7 и вторыми входами - к соответствующим выходам клавиатуры 3, а также измеритель 8 обратного числа ходов, под ключенный первым выходом к входу третьего индикатора 9, Кроме того, электронные шахматные часы содержат блок 10 пам ти, подключенный первым и вторым выходами к третьим входа измерителей 6 обратного времени,тре тьим выходом - к первому входу изме рител 8 обратного числа ходов,первым входом - к третьему выходу логи ческой схемы 4 и вторым и третьим входами - к третьим выходам измерителей 6 обратного времени и четверт входом - к второму выходу измерител 8 обратного числа ходов,причем изме ритель 8 обратного числа ходов подключен вторым входом и третьим выходом к четвертому выходу и шестому входу логической схемы А соответственно, третьим входом - к дополнительному выходу клавиатуры 3. Клавиатура 3 включает в себ циф ровые клавиши 11, клавишу Сброс 12,, клавишу Запись в пам ть 13, шифратор 14, переключатель 15 индикаторов , одновибраторы 16-18, элемент 19 задержки и переключатель 20 цвета фигур. Измеритель 8 обратного числа ходов образуют регистр 21, дешифратор 22, сумматор 23, счетчики 24-27, 74 триггеры 28-33, одновибратор 34, элементы 35 и 36 задержки, логические элементы ИЛИ 37-43, а также логические элементы И 44-51. Блок IО пам ти содержит регистры 52 и 53, триггеры 5А и 55, а также логические элементы ИЛИ 56-60. Логическа схема 4 состоит из логических элементов И 61-63, логических элементов ИЛИ 64-66, логического элемента ИЛИ-НЕ 67, селектора 68 импульсов, триггеров 69-71, а также одновибраторов 72 и 73. Датчик 1 периодических сигналов, содержащий кварцевый генератор и делитель частоты, св зан в части сигналов времени со входами логических элементов И 61 в логической схеме, а в части тактовых сигналов - с входами логических -элементов И 45-50 в измерител х 6 и 8. Переключатель 2 ходов крайними положени ми св зан с входами логических элементов И 61, а средним положением - с селектором 68 импульсов в логической схеме 4, Входы счетчиков 5 долей секунд св заны с выходами логических элементов И 61 логической схемы 4. Выходы счетчиков 5 св заны с входами триггеров 32 и 33 соответствующих измерителей 6 обратного времени. Клавиатура 3 содержит дес ть цифровых клавиш 11, св занных с шифратором 1 4 и одновибратором 16, который через элемент 19 задержки св зан с шифратором 14. Переключатель 15 индикаторов позвол ет св зать клавиатуру с одним из измерителей 6 или 8. При этом выход шифратора св зываетс с входом младшего дес тичного разр да регистра 21, выход одновибратора 16 - с входом триггера 30, клавиша Сброс 12 через одновибратор 17 - с шиной Сброс.регистра 21, клавиша Запись в пам ть 13 через одновибратор 18 - с триггером 31. Переключатель 20 цвета фигур св зан с входами логических элементов И 62 схемы 4. Измерители 8 и 9 обратного времени и обратного числа ходов отличаютс емкостью реверсивных регистров 21. В измерителе 6 регистр рассчитан на п ть .дес тичных разр дов (часму дес тки и единицы минут, дес тки и единицы секунд). В измерителе 8 регистр рассчитан на два дес тичных разр да (дес тки и единицы ходов). Выходы двоичных разр дов регистра 21 через дешифратор 22 св заны с индикатором 7 в измерителе бис индика тором 9 в измерителе 8. Дешифратор 22 св зан также с инверсными выходами триггеров 28-32. Инверсные выходы всех двоичных разр дов регистра 21 св заны с логическим элементом И 44, выход которого в измерителе 6 св зан со входом логического элементаИПИ 65, а в измерителе 8 - с входами логического элемента ИЛИ-НЕ 67 и одновибратора 73 в логической схеме 4. В блоке 10 пам ти имеютс регистр 52 емкостью в п ть дес тичных разр дов и регистр 53 емкостью в два дес тичных разр да. Информационные выходы регистров 52 и 53 св заны со . своими информационными входами через логические элементы ИЛИ 58 и 60 соответственно . Второй и третий :;входы логического элемента ИЛИ 58 св заны через логический элемент И 51 с информационным выходом регистра 21 в измерител х 6. Информационный выход регистра 21 в измерителе 8 св зан с логическим элементом ИЛИ 60 также через логический элемент И 51. Инфор мационные Выходы регистров 52 и 53 св заны с информационными входами соответствующих регистров 21 через логические элементы ИЛИ 43 и двоичные сумматоры 23. Информационные выходи регистров 21 св заны со своими информационными входами через сум маторы 23. Триггер 30 формирует сигнал сдвига информации в регистре 21 на четыре двоичных разр да в сторону старших разр дов. Выход триггера 30 св зан с входом логического элемента И 47, выход которого через логический элемент ИЛИ 41 св зан с продвигающим входом регистра 21. Выход логического элемента И 47 св зан через счетчик 26 с вторым входом тригге ,ра 30. Триггер 3I формирует сигнал сдвига информации в регистрах 21 и 53 (52) в сторону младших разр дов на всю емкость регистра, а также сигнал разрешени сообщени между информационными выходом регистра 21 и входом регистра 53 (52). В измерителе 8 выход триггера 31 св зан через одновибратор 34 с шиной Сброс регистра 53. В измерителе 6 выход одиовибратора 34 св зан с шиной Сброс регистра 52 через логический элемент ИЛИ 56. Выход триггера 31 через элемент 36 задержки св зан с логическими элементами ИЛИ 39 и 40 и И 5). Выход логического элемента ИЛИ 39 св зан с входом логического элемента И 48, выход которого через логический элемент ИЛИ 42 св зан с вторым продвигающим входом регистра 21 . Выход ло гического элемента И 49 в измерителе 8 св зан с продвигающим входом регистра 53, а в измерителе 6 через логический элемент ИЛИ 57 с продвигающим входом регистра 52. Выход логического элемента И 48 св зан также через счетчик 27 с вторым входом триггера 31. Триггеры 54 и 55 формируют сигнал циркул ции информации в регистрах 21 измерителей 6 и 8, а также в регистрах 52 и 53 соответственно. Первый вход триггера 54 и 55 св зан с выходом логического элемента И 63 в логической схеме 4, второй вход ; триггера 55 - со счетчиком 27 в измерителе 8, второй вход триггера 54 i через логический элемент ИЛИ 59 со счетчиками 27 в измерител х 6, выход триггера 55 (54) - с входами логических элементов ИЛИ 39 и 40. Триггер 28 формирует сигнал сдвига информации в регистре 21 до старшего разр да. Выходы шифратора 14 и сумматора 23 через логический элемент ИЛИ 3;7 и элемент 35 задержки соединены с первым входом триггера 28. Выход старшего двоичного разр да регистра 21 подключен к второму входу триггера 28 и первому входу триггера 29, формирующего сигнал сдвига информации в регистре 21 в исходное состо ние. Выход триггера 28 св зан с входом логического элемента И 45, выход которого соединен с логическим: элементом ИЛИ 41. Выход триггера 29 подключен к логическому элементу И 46, выход которого св зан с логическим элементом ИЛИ 42. Выходы логических элементов И 45 и 46 соединены с входами реверсивного счетчика 24, выход которого св зан с вторьм входом триггера 29, Выход логического элемента И 46 подсоединен к логическому элементу ИЛИ 38. Триггер .32 формирует сигнал циркул ции информации в регистре 21, триггер 33 - дополнительный код единицы . Первые входы триггеров 32 и 33 св заны со счетчиком 5 долей секунд в измерителе 6 и логическим элементом ИЛИ 66 логической схемы 4 в измерителе 8, выход триггера 32 - с логическим элементом ИЛИ 39, выход триггера 33 - с входом логического элемента И 50, выход которого соеди нен с логическими элементами ИЛИ 43 и 38. Выход логического элемента ИЛИ 38 подключен через счетчик 25 к второму входу триггера 33 и третьему входу сумматора 23. Второй вход триггера .32 св зан с счетчиком 27. Триггер 69 формирует сигналы дл счета ходов. Входы триггера 69 соединены с выходами логических элемен тов И 61, выходы - через одновибраторы 72 с логическими элементами И 62.. Триггер 70 формирует сигнал авто матической остановки часов. Первый вход триггера 70 подключен к логическому Элементу ИЛИ 65, второй вхо к селектору 68 импульсов, отсекающему кратковременные импульсы при переключении часов переключателем 2 ходов. Выход триггера 70 св зан с входами логических элементов И 61. Триггер 71 формирует сигнал задержки пускового импульса при счете ходов. Первый вход триггера 71 соединен с выходом селектора импульсов 68, второй вход - через логический элемент ИЛИ 64 - с логическими элементами И 61, выход - с входом логического элемента ИЛИ-НЕ 67, выходом св занного с входами логических элементов И 62, выходы которых подключены к логическому элементу ИЛИ 66. Выходы триггера 71 и одновибратора 73 св заны с логическим элемен том И 63. Электронные шахматные часы работ ют следующим образом. До начала игры часы остановл.ены переключателем 2 ходов, установленным в среднее положение. От датчика 1 периодических сигналов импульсные сигналы, следующие с частотой долей секунд, поступают на вход логической схемы 4, тактовые сигналы - в и мерители 6 и 8 обратного времени и обратного числа ходов. С помощью клавиатуры 3 в часы вв дитс исходна информаци . Переключателем цвета фигур часы ориентирую 74 с по цвету фигур на шахматной доске . При этом разрешающий сигнал подаетс на логический элемент И 62, соответствующий ходу черных. Переключатель 15 индикаторов устанавливаетс в положение, соответствующее индикатору 9 ходов. При этом клавиатура 3 подключаетс к измерителю 8 обратного числа ходов, С помощью клавиши Сброс 12 и одновибратора 17 сигнал через переключатель 15 поступает в регистр 21, устанавлива все двоичные разр ды в нулевое состо ние. С выхода регистра через дешифратор 22 нуль выводитс на индикатор 9. С помощью цифровых клавиш 11 на индикаторе 9 устанавливаетс число ходов, предусмотренное регламентом дл йыполнени второго и последующих контрольных ходов. При этом с одновибратора 16 через переключатель I5 сигнал запускает триггер 30, с вы- . хода которого подаетс разрешающий сигнал на элемент И 47. Тактовые сигналы поступают через элемент ИЛИ 41 в регистр 21, сдвига информацию в сторону старших разр дов. После сдвига информации на четыре двоичных разр да счетчик 26 возвращает триггер 30 в исходное состо ние и сбрасываетс в нуль. С одновибратора 16 через элемент задержки 19 выдаетс разрешающий сигнал на ввод информации с клавипги 11 через шифратор 14 и переключатель 15 в освободившуюс чейку регистра 21. Сигналы шифратора 14 через элемент ИЛИ 37 и элемент 35 задержки запускают триггер 28. Разрешаюшкй-сигнал поступает на элемент И 45, с выхода которого тактовые сигналы через элемент ИЛИ 41 поступают в регистр 21; работает счетчик 24. При поступлеНИИ старшего разр да числа в старший разр д регистра 21 выдаетс сигнал на остановку триггера 28 и на запуск триггера 29. Разрешающий сигнал снимаетс с элемента И 4.5 и подаетс на элемент И 46. Тактовые импульсы через элемент ИЛИ 42 поступают на второй продвигающий вход регистра 21, на вычитающий вход счетчика 24 и через элемент ИЛИ 38 на вход счетчика 25. Информаци в регистре 21 сдвигаетс в сторону младшего разр да.При уменьшении до нул содержимого счетчика 24 выдаетс сигнал на остановку триггера 29. Информаци в регистре 21 возвращаетс в исходное состо ние , счетчик 25 фиксирует состо ние старшего разр да числа. После возвращени триггеров 30, 28 и 29 в исходное состо ние с дешифратора 22 снимаетс запрещающий сигнал и число ходов выводитс на ин дикатор 9. Нажатием клавиши 13 Запись в пам ть информаци переписываетс из измерител 8 в блок 10 пам ти. При этом поступает через одновибратор 18 и переключатель 15 на вход триггера 31. С выхода триггера 31 сигнал поступает через одновибратор 34 на шину Сброс регистра 53. Сигнал поступает также через элемент 36 задержки на входы элементов ИЛИ 39и %0 и И 51. С выхода элемента ИЛИ 39 даетс разрешающий сигнал на элемент И 48, с выхода элемента ИЛИ 40- на элемент И 49. Продвигающие импульсы начинают поступать в регистр 53 и через логический элемент ИЛИ 42 в регистр 21. С выхода регист ра 21 информаци поступает через эле мент И 51 на вход элемента ИЛИ 60, на второй вход которого поступают нулевые сигналы с выхода регистра 53. С выхода элемента ИЛИ 60 информа ди поступает на вход регистра 53. Информаци из регистра 21 подаетс также на вход сумматора 23, на второй вход которого через элемент Р1ПИ 43 поступают нулевые сигналы с выхода регистра 53. С выхода сумматора 23 информаци в неизменном виде возвращаетс в регистр 21. С выхода элемента И 48 тактовые сигналы поступают на счетчик 27. По .сле сдвига информации на полную емкость регистров 21 и 53 счетчик 27 выдает сигнал на второй вход триггера 31 и сбрасываетс в нуль. Циркул ци информации прекращаетс . Сигналы с выхода сумматора 23 через элемент ИЛИ 37 запускают схему контрол состо ни старшего разр да числа в регистре 21. С помощью клавиш 12 и 11 на индикаторе 9 устанавливаетс число ходов , которые необходимо сделать до первого контрольного, хода. Переключатель 15 индикаторов устанавливаетс в положение, соответствующее времени -белых. На индикаторах 7 с помощью клавиш 12 и 11 устанавливаетс врем , предусмотренное регламентом. 74° дл выполнени второго и последующих контрольных-ходов. с помощью клавиши 13 информаци переписываетс из измерител 6 обратного времени в блок 10 пам ти. Измеритель 6 работает аналогично измерителю 8, Сигнал Сброс поступает с выхода триггера 31 в регистр 52 через элемент ИЛИ 56. Продвигающие импульсы поступают с выхода элемента И 49 через элемент ИЛИ 57. Информа-ци с выхода регистра 21 через элемент И 51 и элемент ИЛИ 58 поступает на вход регистра 52. На индикаторе 7 устанавливаетс врем , которым располагают белые до первого контрольного хода. Переключатель индикаторов 15 устанавливаетс в положение, соответствующее индикатору 7 обратного времени черных . На индикаторе устанавливаетс врем , которым располагают черные. В исходном состо нии сигнал среднего положени переключател 2 ходов через селектор импульсов 68 поступат ет на второй вход триггера 70 и на первый вход триггера 71. С выхода триггера 70 разрешагаций сигнал поступает на входы элементов И 61. С выхода триггера сигналы запрета поступают на входы элементов ИЛИ-НЕ 67 и И 63; С логического элемента ИЛИНЕ 67 сигнал запрета поступает на входы элементов И 62. Элемент И 63 блокирует сигнал от оДновибратора 73, по вл ющийс при сбрасывании в нуль клавишей 12 числа в измерителе 8 обратного числа ходов. Счетчики .5 долей секунд наход тс в произвольном состо нии. Часы пускаютс переводом переключател 2 ходов в одно из крайних положений . Разрешающий сигнал подаетс от него на вход элемента И 61. Сигналы следующие от датчика I периодических сигналов с частотой долей секунд поступают через элемент И 61 на вход счетчика 5 долей секунд.При заполнении счетчик 5 выдает секундный сигнал на вход соответствующего измерител 6 обратного времени и сбрасываетс в нуль. Сигнал поступает на первые входы триггеров 32 и 33.-С выхода триггера 32 разрешающий сигнал поступает через элемент ИЛИ 39 на вход элемента И 48. Продвигающие импульсы поступают с выхода элемента И 48 через элемент ИЛИ 42 на вход регистра 2. Информаци сдвигаетс в регистре 21 в сторону младших разр дов . С выхода регистра 21 число подаетс на вход сумматора 23. Триг гер 33 дает разрешающий сигнал на элемент И 50.. Тактовые сигналы посту пают с выхдда элемента И 50 через элемент.ИЛИ 43 на второй вход сумматора 23, а также, через- элемент ИЛИ 38 на счетчик 25, продолжающий счет импульсов. Когда старший двоичный разр д числа подаетс в сумматор 23 счетчик 25 заполн етс и сбрасывает с в нуль. Выдаетс сигнал на oq Taновку триггера 33, обрываетс дополнительный код единицы на втором входе сумматора 23, с выхода.счетчика 25 подаетс также сигнал запрета пе реноса в старший разр д единицы на третий вход сумматора 23. С окончанием циркул ции информации счетчик 27 останавливает триггер 32. Число сдвигаетс до старшего двоичного разр да регистра 21 и возвращаетс исходное состо ние. Счетчик 25 подготавливаетс к вычитанию следующей единицы. Уменьшенное врем выводитс на индикатор 7. С .выхода логического элемента И 61 сигнал поступает на вход триггера 69, с выхода которого сигнал поступает на один из одновибраторов 72. Изменение числа ходов должно происходить после выполнени хода и перевода переключател 2 ходов черными. Если триггер 69 опрокидываетс при пуске часов при очередном ходе белых то сигнал с одновибратора 72 задерживаетс элементом И 62, на который поступает сигнал запрета от триггера 71 через элемент ИЛИ-НЕ 67. После опрокидывани триггера 71 сигналами поступившими от логического элемент И 61 через элемент ИЛИ 64, сигнал запрета снимаетс . После переключени часов переключателем 2 ходов импульсы через логическую схему 4 поступают на другой счетчик 5 долей секунд. Секундные сигналы поступают на другой измеритель 6 обратного времени, уменьша показани другого индикатора 7. При по влении сигнала на выходе второго элемента И 61 происходит опрокидывание триггера 69. Импульс с одновиб- ратора 72 при наличии разрешающего сигнала на элементе И 62 от клавиатуры 3 (после хода черных), через элемент ИЛИ 66 поступает на вход 7410 триггеров 32 и 33 в измерителе 8 обратного числа ходов. Содержимое регистра 21 поступает в сумматор 23 вместе с дополнительным кодом единицы . После окончани вычитани и контрол положени старшего разр да индикатор 9 показывает, что до контрольного хода остаетс на один ход меньще. Содержимое регистра 2 измерител 8 обратного числа ходов контролируетс элементом И 44, который при по влении сигналов на инверснызс выходах всех двоичных разр дов выдает сигнал на вход логической схемы 4. Сигнал через одновибратор 73 и элемент И 63 поступает в блок 10 пам ти на запуск триггеров 54 и 55. С выходов триггеров 54 и 55 сигнал поступает через элементы ИЛИ 39 и 40 на входы элементов И 48 и 49, Начинаетс циркул ци информации в регистрах 21, 52 и 53. Содержимое с выходов регистров поступает на входы сумматоров 23. С выхода сумматороа 23 информаци поступает на вход регистров 21. В регистрах 52 и 53 информаци возобновл етс через элементы ИЛИ 58 и 60. Циркул ци прекращаетс сигналами со счетчиков .27, поступающими на вторые входы трнггеров 54 (через логический, элемент ИЛИ 59) и 55. Происходит контроль положени старшего разр да в регистрах 21. Индикаторы 7 показьшают врем , оставшеес до очередного контрол , индикатор 9 - число ходов, записанное в регистре 53 блока 10 пам ти 8. Элемент И 44 в измерителе 8 снимает с элемента ИЛИ-НЕ 67 сигнал, запрещающий счет ходов. Если один из играющих не успевает своевременно сделать контрольный ход, врем на -индикаторе 7 уменьщаетс до нул ,элемент И 44 в измерителе 6 выдает в логическую схему 4 сигнал, который через элемент ИЛИ 65 поступает на первый вход триггера 70. Снимаетс разрешакщий сигнал с входов элементов И 61. Показани индикаторов 7 и 9 фиксируютс независимо от дальнейших переключений переключател 2 ходов. При необ-х вдимости прерывани партии часы останавливаютс перекпючателем 2 ходов, который устанавливаетс в среднее положение. Разрешающий сигнал не подаетс на входы элементов И 61. Сигнал с пepeкJ ючaтeл 2 ходов поступает через селектор SB импульсов и опрокидьшает триггер 71, подготавлива схему задержки пусково го импульса. Если по регламеиту соревновани после первого контрольного хода врем добавл етс до окончани игры без ограничени числа ходов, то в регистр 53 блока 10 пам ти записываетс нуль. При этом после выполнени контрольного хода увеличиваетс врем на индикаторах 7, а на индикаторе 9 обратного числа ходов сохран етс нуль. От логического элемента И 44 измерител 8 сигнал запрета подаетс через логический элемент ИЛИ-НЕ 67 на логические элеменгы И 62, прекраща счет ходов. Использование изобретени позвол
ет значительно повысить оперативност управлени и увеличить объем индицируемой информации.