Claims (3)
Изобретение относитс к измерительной и вычиcлитeл JHoй технике и может быть использовано в измерительно-информационных системах дл анализа параметров случайных электрических сигналов. Цель изобретени - упрощение и повышение быстродействи . На чертеже представлена схема предлагаемого устройства. Устройство содержит аналого- -цифровой преобразователь (АЦП) 1, регистр 2 экспериментальных значений, за поминающий регистр 3, вычитатель 4, блок 5 и1-щикации, селектор. 6, элемент ШШ 7. Блок индикации содержит D-триггер 8, формирователи 9,10 импульсов . Селектор содержит элементы И 11,12, D-триггер 13, формирователь 14 импульса и элемент ИЛИ 15 Устройство определ ет момент по в лени экстремума по принципу численного дифференцировани исследуемого сигнала, преобразованного в цифрово двоичный код. Результат дифференцировани (момент по влени экстремум и вывод экстремального значени сиг пала в цифровом виде производитс з один такт. При этом анализируетс текущее кодированное значение иссле дуеМого сигнала с предьщущим, запом ненным в запоминающем регистре 3 зн чением, выборка которого с цапью. обеспечени требуемой помехозащищен ности осуществл етс при адаптивной дискретизации по уровню. Устройство работает еледуюа нм образом . Исследуемый электрический сигнал поступает на аналоговый вход АДП 1 и преобразуетс в моменты времени, задаваемые управл ющими импульсами. Одновременно с по влением на информа Щ-10ННОМ выходе АЦП 1 значени входно го сигнала на его тактовом выходе по вл етс короткий импульс .Конец измерени (КИ) . Первый иьшульс КИ пропускаетс .. формирователем 14 (последующие им блокируютс ) на выход и через элемен ИЛИ 15. воздействуют на управл ющий вход запоминающего регистра 3, в результате чего в этот регистр вводитс значение кода выхода А.ЦП 1 , Это относитс к первому-циклу преобра- зовани АЦП, 1. В последующих циклах преобразовани ввод информации в запоминающий регистр 3 и регистр 2 162 экстремальных значений производитс следующим образом. По срезу импульсов КИ селектор 6 анализирует код, установившийс на информационном выходе вычитателй 4. Предварительно вычитатель 4 за врем действи импульса КИ производит вычитание кода, поступающего с выходов АДП 1, из кода, установивше-. гос на информационных выходах запоминающего регистра 3, а также определ ет знак разности этих кодов. В результате вычитани на информационном выходе вычитател 4 устанавливаетс модуль разности, а на знаковом выходе - знак разности этих кодов. При этом к входам элемента И 11 подключены не все разр ды выходного кода вычитател 4, а только те, дл которых выполн етс условие Л NJuN,, где uNfiQ - цифровой код помехи, присутствуюиц й на информационном выходе АЦП 1. Этот код и анализируетс селектором,6, которьм вл етс управл ющим узлом, реализующим адаптивную дискретизацию кодированных значенир N(t) входного сигнала. При этом после первого и второго циклов преобразовани , если исследуемьш селектором 6 код. на выходе вычитател 4 имеет значение Д N,,, , т.о на выходах элементов И 11,12, D-триггера 13 и элемента ИЛИ 15 сохран етс потенциал логического нул . После третьего цикла преобразовани (когда .|oM-) все разр ды исследуемого кода на выходах вычитател 4 усТанавливаютс в состо ние l, в результате чего по срезу импульса КИ на выходе D-триггера 13 формируетс сигнал логической единицы. В этом случае после 4-го цикла преобразовани АЦП 1 на выход элемента ШШ 15 проходит импульс 1СИ, по которому осуществл етс ввод текущего кодированного значени N(t) исследуемого сигнала в запоминающий регистр 3. Таким образом осуществл етс адаптивна дискретизаци по условию кодированных значений N(t). По срезу 4-го импульса КИ на выходе D-триггера 13 устанавливаетс сигнал логического нул . В последующие моменты времени селектор 6. работает аналогично. Выборка значений N(t) в запоминающий регистр 3 производитс с помощью селектора 6 не в каждом щнсле, а только тогда, когда вьшолн етс условие. N. (t)3uN. N i.n (t Формирование моментов экстремума max и min производитс с помощью блока 5 индикации при изменении знака разности между текущим и предьщущим кодированными значени ми исследуемого сигнала. и min на выхоИмпульсы max дах формирователей 9 и 10 формируют с по срезу сигнала КИ за один тахт чем и достигаетс практически максимальное быстродействие устройства Эти импульсы через элемент ИЛИ 7 по тупают на управл ющий вход регистра 2 экстремальных значений, обеспечива прием экстремального кодированн го значени выходного сигнала АЦП 1 Формула изобретени 1. Устройство дл определени . экстремумов электрического сигнала, содержащее аналого-цифровой преобраз-ователь , вход которого вл етс входом устройства, а информационный выход соединен с входами регистра экстремальньк значений и зaпo fflнaющего регистра, выход которого соединен с первым входом вычитател , селектор , первый выход которого соединен с синхронизирующим входом блока индикации, первый и второй выходы которого через элемент ИЛИ соединены с входом управл1ени записью регистра экстремальных значений, отличающеес тем, что, с целью упрощени и-повышени быстродействи информационный выход аналого-цифрово го преобразовател соединен с вторым входом вычитател , знаковьй выход ко . Tqporo соединен с информационным вхо дом блока индикации, информационный выход вычитател соединен с информационным входом селектора, синхронизирующий вход которого соединен с тактовым вькодом аналого-цифрового преобразовател , а второй выход селектоi ра - с входом управлени записью запоминающего регистра. The invention relates to measuring and calculating devices and can be used in measuring and information systems for analyzing the parameters of random electrical signals. The purpose of the invention is to simplify and improve speed. The drawing shows a diagram of the proposed device. The device contains an analog-to-digital converter (ADC) 1, a register of 2 experimental values, a commanding register 3, a subtractor 4, a block of 5 and 1 shaking, a selector. 6, the item ШШ 7. The display unit contains a D-flip-flop 8, shapers 9,10 pulses. The selector contains AND elements 11,12, D-flip-flop 13, pulse shaper 14 and OR element 15. The device determines the moment of extremum on the basis of the principle of numerical differentiation of the signal under investigation, converted into a digital-binary code. The result of differentiation (the moment of occurrence of the extremum and the output of the extreme value of the sigal in digital form is performed in one clock cycle. This analyzes the current coded value of the research signal with the previous value stored in the storage register 3, sampled from the spine. is implemented with adaptive level discretization. The device operates in the next nm way. The electrical signal under study is fed to the analog input of the ATP 1 and is converted at times Simulated by control pulses. Simultaneously with the appearance on the information U-10NNO output of the A / D converter 1 of the input signal, a short pulse appears at its clock output. The end of measurement (CI) is passed by the shaper 14 (subsequent to them are blocked) at the output and through the elements OR. 15. affect the control input of the storage register 3, as a result of which the value of the output code A. Enter 1 is entered into this register. This refers to the first conversion cycle of the ADC 1. In the subsequent cycles transformation input to the storage register 3 and the extreme value register 2 162 is performed as follows. Over the cutoff of the CI pulses, the selector 6 analyzes the code established at the information output of the subtractors 4. Pre-subtractor 4, during the time of the CI pulse, subtracts the code coming from the outputs of the ATP 1 from the code that is set to -. the state at the information outputs of the storage register 3, and also determines the sign of the difference of these codes. As a result of the subtraction, the difference modulus is set at the information output of the subtractor 4, and the sign of the difference between these codes is set at the sign output. In this case, not all bits of the subtractor 4 are connected to the inputs of element 11, but only those for which the condition L NJuN is fulfilled, where uNfiQ is the digital interference code present at the information output of the ADC 1. This code is analyzed by the selector , 6, which is the control node that implements the adaptive sampling of the coded values N (t) of the input signal. At the same time, after the first and second conversion cycles, if the selector is a code 6, it is investigated. at the output of the subtractor 4 has the value of D N ,,,, so the outputs of the elements 11,12, D-flip-flop 13 and the element OR 15 preserve the potential of a logical zero. After the third conversion cycle (when. | OM-), all bits of the code under investigation at the outputs of the subtractor 4 are set to state l, as a result of which the CI pulse at the output of the D-flip-flop 13 forms a signal of a logical unit. In this case, after the 4th conversion cycle of the A / D converter 1, the output of the SHSh 15 element passes a 1SI pulse, through which the current coded value N (t) of the signal under investigation is entered into the storage register 3. Thus, the coherent values N (t). A slice of the 4th QI pulse at the output of the D flip-flop 13 sets a logical zero signal. At subsequent points in time, the selector 6. works similarly. The selection of the values of N (t) into the storage register 3 is performed using the selector 6 not in every function, but only when the condition is fulfilled. N. (t) 3uN. N in (t The extremum moments max and min are generated using the display unit 5 when changing the sign of the difference between the current and the previous coded values of the signal under study. And min at the outputs. Max. Shapers of the formers 9 and 10 are cut from the CI signal in one time and again than and the device achieves almost the maximum device speed. These pulses through the element OR 7 are applied to the control input of the register 2 of extreme values, ensuring reception of the extreme coded value of the output signal of the ADC 1 Formula and 1. Device for determining the extremes of an electrical signal, containing an analog-digital converter, the input of which is the device input, and the information output is connected to the inputs of the extreme value register and the ffl register, the output of which is connected to the first subtractor input, selector, the first output of which is connected to the synchronization input of the display unit, the first and second outputs of which through the OR element are connected to the control input of the record of the register of extreme values, characterized by By the fact that, in order to simplify and increase the speed, the information output of the analog-digital converter is connected to the second input of the subtractor, the sign output to. Tqporo is connected to the information input of the display unit, the information output of the subtractor is connected to the information input of the selector, the synchronization input of which is connected to the clock of the analog-to-digital converter, and the second output of the selector to the recording control recording input.
2.Устройство по П.1, отличающеес тем, что селектор содержит два элемента И, D-триггер, элемент ИЛИ и формирователь импульса , при этом информационный вход селектора образован группой входов первого элемента И, число которых равно числу разр дов вычитател , синxpoнизиpyющ iй вход селектора соединен с тактовым входом D-триггера, с первым входом второго элемента И и с входом формировател импульса, выход первого элемента И соединен с информационным входом D-триггера, выход которого, вл ющийс первым выходом селектора, соединен с вторым входом второго элемента И, выходы второго элемента И и формировател импульса соединены с входами элемента И.1Ш, выход которого вл етс вторым выходом селектора, 2. The device according to claim 1, characterized in that the selector contains two elements AND, D-flip-flop, element OR, and pulse shaper, while the information input of the selector is formed by a group of inputs of the first element AND, the number of which is equal to the number of bits of the subtractor the input of the selector is connected to the clock input of the D-flip-flop, to the first input of the second element And, and to the input of the pulse shaper, the output of the first element And is connected to the information input of the D-flip-flop, the output of which is the first output of the selector, connected to the second input torogo AND gate, the outputs of the second AND gate and a pulse shaper connected to I.1SH element inputs, the output of which is a second output selector,
3.Устройство по пп.1 и 2, отличающеес тем, что блок индикацииСодержит D-триггер и два формировател импульсов, при этом информационный вход D-триггера вл етс информационным входом блока индикации, а тактовый вход D-триггера - синхронизирующим входом блока индикации, пр мой и инверсный выходы D Tpnrrepa соединены с входами соответственно первого и второго формирователей импульсов, выходы которых вл ютс , первьм и вторым выхода -ш блока индикации.3. The device according to claims 1 and 2, characterized in that the display unit comprises a D-trigger and two pulse shapers, wherein the information input of the D-trigger is the information input of the display unit, and the clock input of the D-trigger is the clock input of the display unit, The direct and inverse outputs D Tpnrrepa are connected to the inputs of the first and second pulse shapers, respectively, the outputs of which are the first and second outputs of the display unit.