SU951696A1 - Signal average value to code conversion method - Google Patents

Signal average value to code conversion method Download PDF

Info

Publication number
SU951696A1
SU951696A1 SU802926232A SU2926232A SU951696A1 SU 951696 A1 SU951696 A1 SU 951696A1 SU 802926232 A SU802926232 A SU 802926232A SU 2926232 A SU2926232 A SU 2926232A SU 951696 A1 SU951696 A1 SU 951696A1
Authority
SU
USSR - Soviet Union
Prior art keywords
signal
code
proportional
conversion
polarity
Prior art date
Application number
SU802926232A
Other languages
Russian (ru)
Inventor
Юрий Алексеевич Пасынков
Александр Алексеевич Чайка
Original Assignee
Новосибирский электротехнический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Новосибирский электротехнический институт filed Critical Новосибирский электротехнический институт
Priority to SU802926232A priority Critical patent/SU951696A1/en
Application granted granted Critical
Publication of SU951696A1 publication Critical patent/SU951696A1/en

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

(5) СПОСОБ ПРЕОБРАЗОВАНИЯ СРЕДНЕГО ЗНАЧЕНИЯ СИГНАЛА В КОД(5) METHOD FOR CONVERSION OF AVERAGE VALUE OF SIGNAL TO CODE

Изобретение относитс  к технике преобразовани  аналоговых величин в цифровые и используетс  в высокоточных аналого-цифровых преобразовател х , цифровых приборах и системах. Известен способ преобразовани  среднего значени  сигнала в код с пр межуточным преобразованием сигнала в интервал времени,основанный на поочередном (разновременном) сравнении интегралов (площадей) от преобразуемого и компенсирующего посто нного эталонного сигналов 1. Недостатком данного способа  вл етс  отсутствие возможности повышени  точности преобразовани  ввиду по грешности от неидеальности интегратора . Известен способ преобразовани  среднего значени  сигнала, в код, при котором одновременно и совместно интегрируют преобразуемый и компенсиру ющий линейно измен ющийс  сигналы за интервал времени от начала действи  компенсирующего сигнала до момента равенства интегралов от указанных сигналов и кодируют указанный интервал времени 2j, Недостатком известного способа  вл етс  низка  точность преобразовани  вследствие существенного вли - . ни  погрешности сравнени , обусловленна  шумами, воздействующими на операцию сравнени . Цель изобретени  - уменьшение относительной погрешности преобразовани  при одновременном повышении чувствцтельности . Указанна  цель достигаетс  тем, что согласно способу поеобоазоваии  среднего значени  сигнала в код, пои KOTODOM одновременно и совместно интегрируют преобразуемый сигнал и компенсирующий линейно измен ющийс  сигнал , пол рность которого противоположна пол рности преобразуемого сигнала, выдел ют интервал времени от начала действи  компенсирующего сигнала до момента равенства нулю сигнала,  вл ющегос  результатом интегрировани  и пpeoбpaзvют полученный интервал воемени в код, к у.каэанным сигналам добавл ют вспомогательный сигнал, пол рность которого выбирают противо положной пол рности компенсирующего сигнала, а после преобразовани  интервала времени в код из результирующего кода вычитают код, пропорциональный значению вспомогательного сигнала. На фиг. 1 представлен вариант структурной схемы устройства, реализующего способ; на фиг. 2 - временны диаграммы, по сн ющие способ. Устройство содержит вход 1 преобразуемого сигнала, источник 2 вспо могательного сигнала, интегратор 3 генератор компенсирующего эталонного линейноизмен ющегос  сигнала, источник 5 порогового сигнала, сравниваьэщее устройство 6, генератор 7 импульсов образцовой частоты, шину 8 Пуск, шину 9 Режим, регистр 10 пам ти, блок 11 управлени , счетчик 12, выходы 13 счетчика. Преобразователь среднего значени  сигнала.в код ( фиг. 1) содержит источник вспомогательного сигнала 2, выход которого соединен с первым вхо дом интегратора 3. Второй вход интег ратора 3  вл етс  входом 1 преобразу емого сигнала U-, К третьему входу интегратора 3 подключен выход генера тооа t компенсиоуюшего эталонного линейно измен ющегос  сигнала, управл ющий вход которого соединен с выходом сравнивающего устройства 6, входы которого соединены с источником 5 порогового сигнала и выходом интегратора 3. Выход сравнивающего устройства 6 подключен, кроме того, к первому входу блока 11 управлени , второй и третий входы которого  вл ютс  входами управл ющих сигналов Пуск и Режим устройст,§а, а четвертый и п тый входы блока управлени соединены соответственно с выходом генератора 7 импульсов образцовой ча тоты и выходом переполнени  счетчика 12. Первый выход блока управлени  1 соединен с входом записи (W) регистра 10 пам ти, информационные входы«i которого  вл ютс  входами устройства дл  записи кода, пропорционального значению вспомогательного сигнала, и могут быть соединены с выходами 13 9 6 счетчика 12, которые  вл ютс  выходами устройства. Входы Y4 ( предварительна  установка/, С + (суммирование импульсов), С - ( зымйтание импульсов ), (установка в 0 счетчика 12 соединены с соответствующими выходами блока управлени  11. Информационные входы d счетчика 12 соединены с выходами регистра 10 пам ти. Способ преобразовани  среднего значени  сигнала в код осуществл етс  следующим образом. Аналогова  часть устройства,включающа  источник 2, интегратор 3, генератор А, источник 5 и сравнивающее устройство 6 работает в асинхронном режиме непрерывно. В исходном состо нии выходной сигнал интегратора 3 UH равен пороговому сигналу и(фиг.2,г а выходной сигнал генератора U| (фиг. 2,в ) равен нулю. На первый и второй входы интегратора поданы вспомогательный ир(0иг. 2,6 и преобразуемыйи ./(фиг. 2,а) сигналы. Величина вспомогательного сигнала выбираетс  из услови  отсутстви  нелинейных искажений на выходе интегратора при интегрировании суммы максимального входного и вспомогательного сигналов. В момент времени х-о начинает развертыватьс  во времени 0 , и интегратор 3 одновременно интегрирует преобразуемый U)( , вспомогательный J и компенсирующий U сигналы. ВыходНОИ сигнал интегратора, измен  сь по параболическому закону, з момент времени t становитс  равным пороговому сигналу LVi(фиг. 2,д). Выходным сигналом сравнивающего устройства 6 генератор Ц устанавливаетс  в исходное состо ние и вновь запускаетс . Далее процесс повтор етс  аналогичным образом . Интервал времени между двум  моментами срабатывани  сравнивающего устройства 6 (t, t) фиксируетс  и кодируетс  с помощью блока управлени  11, счетчика 12 и генератора 7 импульсов образцовойчастоты. Работа цифровой части устрой.ства, включающей блок 11 управлени , сметчик 12, генератор 7 и регистр 10, зависит от способа получени  цифрового эквивалента значени  вспомогательного сигнала Up, Этим же, в частности, определ етс  и внутренн   структура блока 11 управлени .The invention relates to the technique of converting analog values to digital and is used in high-precision analog-digital converters, digital devices and systems. There is a known method of converting the average value of a signal into a code with an intermediate conversion of a signal into a time interval based on alternate (at different times) comparison of the integrals (areas) of the converted and compensating constant reference signals 1. The disadvantage of this method is that it is not possible to improve the accuracy of the conversion sinfulness from the imperfection of the integrator. There is a known method of converting the average value of a signal into a code in which both converting and compensating linearly varying signals are simultaneously and jointly integrated over a time interval from the onset of the compensating signal until the integrals of the said signals are equal and encode the specified time interval 2j. low conversion accuracy due to significant impact -. nor comparison error due to noise affecting the comparison operation. The purpose of the invention is to reduce the relative error of conversion while increasing sensitivity. This goal is achieved in that according to the method of simulating the average signal value into a code, the KOTODOM simultaneously and jointly integrate the converted signal and the compensating linearly varying signal, the polarity of which is opposite to the polarity of the converted signal, separate the time interval from the beginning of the compensating signal to the moment equality of the signal that is the result of the integration and transform the resulting interval of the yehemus into the code; an auxiliary signal is added to the wired signals, field the polarity of which is chosen as the opposite polarity of the compensating signal, and after converting the time interval to the code, the code proportional to the value of the auxiliary signal is subtracted from the resulting code. FIG. 1 shows a variant of the block diagram of the device that implements the method; in fig. 2 - time diagrams explaining the method. The device contains input 1 of the converted signal, source 2 of the auxiliary signal, integrator 3 generator of a compensating reference linearly varying signal, source 5 of the threshold signal, comparing the device 6, generator 7 pulses of the reference frequency, bus 8 Start, bus 9 Mode, memory register 10, control unit 11, counter 12, outputs 13 of the counter. The average signal transducer. The code (Fig. 1) contains the source of the auxiliary signal 2, the output of which is connected to the first input of the integrator 3. The second input of the integrator 3 is input 1 of the converted signal U-, To the third input of the integrator 3 is connected the generation of a t-compensated reference linearly varying signal, the control input of which is connected to the output of a comparison device 6, whose inputs are connected to the source 5 of the threshold signal and the output of the integrator 3. The output of the comparison device 6 Besides, it is connected to the first input of control unit 11, the second and third inputs of which are the control and start inputs of the control signals, §, and the fourth and fifth inputs of the control unit are connected respectively to the output of the generator 7 pulses of the reference frequency and the counter overflow output 12. The first output of the control unit 1 is connected to the write input (W) of the memory register 10, the information inputs of which i are the device inputs for writing a code proportional to the value of the auxiliary signal and can be connected to the output faces 13 of the counter 12 June 9, which are output devices. Inputs Y4 (preset /, C + (pulse summation), C - (pulse pulsing), (setting 0 to counter 12 are connected to the corresponding outputs of control unit 11. Information inputs d of counter 12 are connected to outputs of memory register 10. Conversion method The mean value of the signal in the code is as follows. The analog part of the device, including source 2, integrator 3, generator A, source 5, and comparing device 6 operates in an asynchronous mode continuously. In the initial state, the output signal of the Oral 3 UH is equal to the threshold signal and (Fig. 2, d and the output signal of the generator U | (Fig. 2, c) is zero. The auxiliary ir is fed to the first and second inputs of the integrator (0ig. 2.6 and convertible .//fig 2, a) signals. The auxiliary signal is selected from the condition that there are no nonlinear distortions at the integrator output when integrating the sum of the maximum input and auxiliary signals. At time x-o it starts to unfold in time 0, and integrator 3 simultaneously integrates the convertible U) (, auxiliary J and compensating th u signals. The output signal of the integrator, changing according to a parabolic law, at a time instant t becomes equal to the threshold signal LVi (Fig. 2e). By the output signal of the comparison device 6, the generator C is reset and restarted. The process is then repeated in the same way. The time interval between the two response times of the comparison device 6 (t, t) is recorded and encoded using the control unit 11, the counter 12 and the generator 7 of the pulses of the reference frequency. The operation of the digital part of the device, including the control unit 11, the estimator 12, the generator 7 and the register 10, depends on the method of obtaining the digital equivalent of the value of the auxiliary signal Up. The same, in particular, determines the internal structure of the control unit 11.

При известном коде пропорциональном вспомогательному сигналу (Jg цифрова  часть устройства работает следующим образом.With a known code proportional to the auxiliary signal (Jg, the digital part of the device works as follows.

Код N/J-. записываетс  в регистр 10 пам ти извне по входам d и хранитс  в регистре посто нно. По сигналу Пуск, поступающему в блок управлени  11 по шине 8, код N переписываетс  в счетчик 12 по входам и N4 . С приходом первого после пуска импуль са от сравнивающего устройства 6блок управлени  11 пропускает импульсы от генератора 7 на вычитающий вход С счетчика 12. Дл  положительных значений преобразуемого сигнала Uy , т.е. когда код N пропорционален сумме Uy и Ug и, следовательно, N Ml импульс переполнени  с выхода Р счетчика 12 воздействует на блок управлени  11, который переводит счетчик 12 на суммирование импульсов от генератора 7. По следующему импульсу от сравнивающего устройства 6 блок управлени  11 останавливает счетчик 12 с выходов 13 которого снимаетс  код И М|2, пропорциональный значению преобразуемого сигнала Uy . Дл  отрицательных значений преобра зуемого сигнала, т.е. когда N N2 счетчик 12 работает только на вычитание , пока по сигналу от сравнивающего устройства 6 блок управлени  11 не прекратит подачу импульсов от генератора 7 на счетчик. Код Ы/2.1 пропорциональный значению вспомогательного сигнала U, может быть получен с помощью этого же устройства. Дл  этого сигналом на шине 9 измен ют режим работы блока уп равлени  11, а вход 1 отсоедин ют.от источника преобразуемого сигнала и замыкают на общую шину устройства, т.е. делают Uy 0. По сигналу Пуск счетчик 12 устанавливаетс  в нулевое состо ние, и по первому же импульсу с выхода сравнивающего устройства 6 блок управлени  11 пропускает импульсы от генератора 7 на суммирующий вход С + счетчика 12. При поступлении следующего импуЛьса от сравнивающего устройства 6 блок управлени  11 запре щает счет импульсов, и в счетчике 12 образуетс  код Ы-2. пропорциональный вспомогательному сигналу Далее код N переписываетс  в регистр 10 пам ти.Code N / J-. is written to memory register 10 from the outside on inputs d and is stored in the register permanently. According to the Start signal sent to the control unit 11 via bus 8, the N code is rewritten into counter 12 by inputs and N4. With the arrival of the first after the start of the pulse from the comparison device 6, the control unit 11 transmits pulses from the generator 7 to the subtractive input C of the counter 12. For positive values of the converted signal Uy, i.e. when the code N is proportional to the sum of Uy and Ug and, consequently, the N Ml overflow pulse from the output P of the counter 12 acts on the control unit 11, which transfers the counter 12 to the summation of pulses from the generator 7. On the next pulse from the comparison device 6, the control unit 11 stops the counter 12 from outputs 13 of which the code AND M | 2 is taken, which is proportional to the value of the converted signal Uy. For negative values of the converted signal, i.e. when N N2 counter 12 is operated only for subtraction, until the control unit 11 cuts off the pulses from generator 7 to the counter by a signal from comparing device 6. The code Ы / 2.1 proportional to the value of the auxiliary signal U can be obtained using the same device. For this, the signal on bus 9 changes the mode of operation of the control unit 11, and input 1 is disconnected from the source of the signal being converted and closed on the common bus of the device, i.e. make Uy 0. By the Start signal, the counter 12 is set to the zero state, and by the first pulse from the output of the comparison device 6, the control unit 11 transmits pulses from the generator 7 to the summing input C + of the counter 12. When the next pulse arrives from the comparison device 6, control 11 disables the counting of pulses, and in the counter 12 a code L-2 is formed. proportional to the auxiliary signal. Next, code N is rewritten into memory register 10.

Мат(ематически операци  преобразовани  описываетс  следующим уравнением:Mathematically (mathematically, the conversion operation is described by the following equation:

Vt-Un-I % u.-47)«UntUu ,Vt-Un-I% u.-47) "UntUu,

где DV - пороговый сигнал;where DV is the threshold signal;

посто нные времени интегрировани  преобразуемого (U) и компенсирующего эталонного линейно измен ющегос  Шк Kt) сигналов;  the time constants of the integration of the convertible (U) and compensating reference linearly varying Sc Kt) signals;

и действующее значение сигнаш Тй ла шума; посто нна  времени интегри; ровани  -L/i .and the actual value of the signal of noise; constant integration time; drove -l / i.

При этом относительна  погрешностьIn this case, the relative error

сравнени  предлагаемого способаcomparison of the proposed method

ШSh

1ТГ ь к1TG to

-.-.

г .g.

A-:.. A -: ..

срwed

tv иtv and

В V -РХ In V-PX

Claims (2)

Следовательно, данный способ позвол ет уменьшить во много раз погрешность преобразовани  малых уровней преобразуемого сигнала Ujt и повысить чувствительность стройств,реализующих способ. Формула, св зывающа  код N и пре: образуемый Uy и вспомогательный UB сигналы, имеет вид Vl,-fj,(t,4o), о ТТК , где -J.Q - образцова  частота следова-. ни  импульсов. Так как Btopoe слагаемое есть код Ы,, то . ., ктх-хили относительно и .jt - к 1fV -V- V Следовательно, преобразуемый сигнал ±1)т( пр мо пропорционален коду N . образованному в конце такта преобразовани  на выходах 13 счетчика 12. При этом, если код N , пропорциональный значению вспомогательного сигнала О g, получают на том же устройстве , уменьшаетс  относительна  погрешность преобразовани , вызванна  медленным дрейфом нулевого уровн  инИз уравнени  преобразова тегратора. ни  (4v-4;V 4 Kt)at--Un, следует, что код Ni пропорционален в этом случае сумме вспомогательног сигнала и сигнала дрейфа нул  интег ратора и др .. .г +1 ДР N -fota -tn т, V Uft-I о Св К - посто нна  времени интегр ровани  Удр . Следовательно, код, пропорционал ный значению Цдр, фиксируетс , а во врем  преобразовани  Ux вычитаетс  в котором также присутствуе составл юща  кода, пропорциональна  ii )-vl(.- p Ap-i )a4.-Un мot.,.t о Тдрк в итоге в результирующем коде N5.отсутствует составл юща , пропорциональна  Цдр. Таким образом, предлагаемый спо соб преобразовани  среднего значени сигнала в код позвол ет уменьшить относительную погрешность преобразо вани  и повысить чувствительность, а следовательно, повысить и точност преобразовани  Кроме того, способ позвол ет расширить динамический диапазон преобразуемого сигнала и преобразовывать разнопол рные сигналы без изменени  направлени  развертки компенсирующего сигнала. Формула изобретени  Способ преобразовани  среднего значени  сигнала в код, при котором суммируют и интегрируют преобразуемый сигнал и компенсирующий линейно измен ющийс  сигнал, пол рность которого противоположна пол рности преобразуемого сигнала, выдел ют интервал времени от начала действи  компенсирующего сигнала до момента равенства нулю сигнала,  вл ющегос  результатом интегрировани , и преобразуют полученный интервал времени в код, о тли чающийс  тем, что, с целью уменьшени  относительной погрешности преобразовани  и повышени  чувствительности , к указанным сигналам добавл ют вспомогательный сигнал, пол рность которого выбирают противоположной пол рности компенсирующего сигнала, а после преобразовани  интервала времени в код из результирующего кода вычитают код, пропорциональный значению вспомогательного сигнала . Источники информации, прин тые во внимание при экспертизе 1.Пр нишников В.А, Интегрирующие цифровые вольтметры посто нного тока, Л., «Энерги , 1976, с. 6-49. Therefore, this method allows to reduce many times the error in the conversion of small levels of the converted signal Ujt and to increase the sensitivity of the devices that implement the method. The formula linking the N code and the pre-formed Uy and auxiliary UB signals has the form Vl, -fj, (t, 4o), about TTK, where -J.Q is the sample frequency of the trace-. no impulses. Since the Btopoe addend is the code Y, then. ., kth-hili relative to and .jt to 1fV -V-V Consequently, the signal to be converted is ± 1) t (directly proportional to the N code formed at the end of the conversion cycle at the outputs 13 of counter 12. However, if the code N is proportional to the value of the auxiliary signal O g is obtained on the same device, the relative conversion error caused by the slow drift of the zero level of the tegrator transform equation (4v-4; V 4 Kt) at - Un decreases, it follows that the Ni code is proportional to the case of the sum of the auxiliary signal and the zero drift signal integrator, etc. .g +1 DR N -fota -tn t, V Uft-I o St K is the integration integration time Udr. Consequently, the code proportional to the CDR value is fixed, and during the conversion Ux it is subtracted in which the component of the code is also present, is proportional to ii) -vl (.- p Ap-i) a4.-Un mot.,. t о TDRK as a result, the resulting code N5. is absent, proportional to CDR. Thus, the proposed method of converting the average value of a signal into a code allows reducing the relative error of conversion and increasing the sensitivity and, consequently, increasing the accuracy of the conversion. Moreover, the method allows to expand the dynamic range of the converted signal and transform different polarity signals compensating signal. The method of converting the average value of a signal into a code in which the converted signal is summed and integrated and the compensating linearly varying signal, the polarity of which is opposite to the polarity of the converted signal, is separated from the beginning of the compensating signal until the signal is equal to zero, which is result of the integration, and convert the resulting time interval to a code, which is indicated by the fact that, in order to reduce the relative error of conversion and The sensitivities add an auxiliary signal to these signals, the polarity of which is chosen opposite to the polarity of the compensating signal, and after converting the time interval into the code, a code proportional to the value of the auxiliary signal is subtracted from the resulting code. Sources of information taken into account during the examination 1. V. Nishnikov, Integrating digital DC voltmeters, L., Energie, 1976, p. 6-49. 2.Авторское свидетельство СССР № , кл. G01 R 19/02, 1972 (прототип).2. USSR author's certificate №, cl. G01 R 19/02, 1972 (prototype).
SU802926232A 1980-05-16 1980-05-16 Signal average value to code conversion method SU951696A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802926232A SU951696A1 (en) 1980-05-16 1980-05-16 Signal average value to code conversion method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802926232A SU951696A1 (en) 1980-05-16 1980-05-16 Signal average value to code conversion method

Publications (1)

Publication Number Publication Date
SU951696A1 true SU951696A1 (en) 1982-08-15

Family

ID=20896343

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802926232A SU951696A1 (en) 1980-05-16 1980-05-16 Signal average value to code conversion method

Country Status (1)

Country Link
SU (1) SU951696A1 (en)

Similar Documents

Publication Publication Date Title
FR2445659A1 (en) APPARATUS FOR CONVERTING ANALOG SIGNALS TO DIGITAL SIGNALS
JPS5946131B2 (en) encoding circuit
SU951696A1 (en) Signal average value to code conversion method
SU682845A1 (en) Digital resistance measuring device
SU834892A1 (en) Analogue-digital converter
SU1339541A1 (en) Information input device
SU1200200A1 (en) Resistance-to-frequency ratio converter
SU984038A1 (en) Frequency-to-code converter
SU801000A1 (en) Device for multiplying analogue signals
SU764120A1 (en) Integrating vontage-to-code converter
SU970683A2 (en) Device for pulse-time conversion of dc voltage into number
SU902252A2 (en) Analogue signal variation rate-to-time interval converter
SU566367A1 (en) Apparatus for evaluating the quality of a communication channel
JPS5816811B2 (en) Analog-digital converter
SU1364999A1 (en) Device for measuring parameters of sub x c sub x two-terminal networks incorporated in tri-pole closed electric circuit
SU815864A1 (en) Method of cyclic amplyfying of slowly varying signals
SU882024A1 (en) Device for converting pulse signal into dc voltage
SU940298A2 (en) Integrating analogue-code converter
SU503362A1 (en) Voltage converter to code
SU855994A1 (en) Voltage-to-time inverter converter
SU924721A1 (en) Integrating device
SU1429136A1 (en) Logarithmic a-d converter
SU1104586A1 (en) Analog storage
SU1107293A1 (en) Composite function former
SU1193693A1 (en) Logarithmic analog-to-digital converter