SU855994A1 - Voltage-to-time inverter converter - Google Patents
Voltage-to-time inverter converter Download PDFInfo
- Publication number
- SU855994A1 SU855994A1 SU792705589A SU2705589A SU855994A1 SU 855994 A1 SU855994 A1 SU 855994A1 SU 792705589 A SU792705589 A SU 792705589A SU 2705589 A SU2705589 A SU 2705589A SU 855994 A1 SU855994 A1 SU 855994A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- voltage
- trigger
- input
- output
- polarity
- Prior art date
Links
Description
(54) ПРЕОБРАЗОВАТЕЛЬ НАПРЯ&КЕНИЯ В ИНТЕГРАЛ ВРЕМЕНИ(54) FORWARDER CONVERTER & KENYA INTO THE INTEGRAL OF TIME
Изобретение относитс к электроизмерительной технике, в частности к анапого о Щ фрОБЫм преобразовател м двухтактного интегрировани и может быть Использовано в цифровых вольтметрах, измерительных системах. Известен аналого-цифровой преобразов тель с однопол рным источником опорно . го разр дного напр жени и выпр мителем напр жени в канале прохонсдени из- мер емого напр жении Uy Cll Недостаток этого преобразовател - н личие погрешности преобразовани при превышении сигналом помех величины преобразуемого напр жени . Цель изобретени - уменьшение погрешности преобразовани напр жени . Поставленна це ь достигаетс тем, что в преобразователь напр жени в интервал времени, содержащий входной усилитель , вход которого соединен с шиной входного сигнала, а выход соединен через первый ключ со входом интегратора, вход которого через второй ключ подключен к выходу первого опорного, источника, а выход соединен со входом компаратора, при этом шина запуск соединена с первыми входами триггеров такта и иикла, а выход триггера цикла чераз формирователь длительности первого такта подключен ко второму ЗХОДУ триггера цикла, выход которого соединен с управл ющим входом первого ключа, введены инвертор, элемент 2И-НЕ, первый и второй триггеры пол рности, второй опорный источник и третий ключ, причем вход инвертора со единен с выходом компаратора и с единичным входом первого триггера пол рности , а выход соединен с единичным входом второго триггера пол1фности, первый нулевой вход которого соединен с выходом триггера такта и первым нулевым входом первого триггера пол рности, а нулевой вход соединен со вторым выходом триггера 1шкла и вторым нулевт .м входом первого триггера пол рности , пр мой выход соединенс управл ющим входом третьего ключа, а инверсный выход соединен с первым входом элемента , второй вход которого соединен с инверсным выходом первого триггера пол рности а выход под|шючен ко второму входу триггера цикпа, при этом пр мой выход первого триггера пол эности соединен с управл ющим входом второго ключа, а второй опорный источник через третий кпюч подключен ко. входу интегратора.The invention relates to electrical measuring equipment, in particular, to ana-dary of two-way converters of push-pull integration and can be used in digital voltmeters, measuring systems. The analog-digital converter with a unipolar source is known as the support. Voltage discharger voltage and voltage rectifier in the channel for measuring voltage Uy Cll. The disadvantage of this converter is the conversion error when the signal exceeds the disturbed voltage value of the voltage being converted. The purpose of the invention is to reduce the error of voltage conversion. The set point is achieved in that the voltage converter is a time interval containing an input amplifier, whose input is connected to the input signal bus, and the output is connected via the first key to the integrator's input, the input of which is connected via the second key to the output of the first reference and the output is connected to the input of the comparator, while the start bus is connected to the first inputs of the cycle and trigger triggers, and the trigger output of the cycle is the generator of the duration of the first cycle connected to the second start of the cycle trigger, the output to first connected to the control input of the first key, the inverter, element 2I-NOT, the first and second polarity triggers, the second reference source, and the third key are entered, the inverter input being connected to the comparator output and the single input of the first polarity trigger, and the output connected to the single input of the second trigger of the first frequency, the first zero input of which is connected to the output of the cycle trigger and the first zero input of the first polarity trigger, and the zero input is connected to the second output of the 1shkl trigger and the second zero input of the first trigger polarity, direct output connects to the control input of the third key, and the inverse output is connected to the first input of the element, the second input of which is connected to the inverse output of the first polarity trigger, and the output is connected to the second input of the cycpa trigger, The first trigger of the polarity is connected to the control input of the second key, and the second reference source is connected to the third through a third terminal. integrator input.
На чертеже представлена структурна схема преобрааоватеп напр жени в интервал времени. Преофаэоватепь содержит входной усилитель 1„ опорные источники 2 и 3, ключи 4-6, триггер 7 цикпа, триггер 8 такта, интегратор 9, фсрмщзоватепь Ю длительности первого такта, компаратор И, первый и второй триггер 12 и 13 пол рности, элемент 2И-НЕ 14, инвертор 15, шину 16 входного сигнала, шину 17 запуска, Устройствоработает следую: 1гамThe drawing shows a flowchart of transforming the voltage into a time interval. Preophauer contains input amplifier 1 "reference sources 2 and 3, keys 4-6, trigger 7 cycpa, trigger 8 clock, integrator 9, fsrmschzatope Yu duration of the first clock, comparator And, first and second trigger 12 and 13 polarity, element 2I- NOT 14, Inverter 15, Input Bus 16, Run Bus 17, Device will follow: 1gam
образом.in a way.
В исходном состо нии ключи 4-6 разомкнуты , интегратор 9 разр жен. Ключи 4-6 замыкаютс , когда потенциал на .управп юшем входе соответствует логическому нулю, и размыкаютс при логической единице. С приходом . запускающго ю пульса триггеры 7 и 8 измен ют состо ние, при этом ключ 4 замыкаетс , начинаетс зар д интегратора 9. Потенциалы на первых выходах триггеров 12 и 13 не измен ютс . Компаратор 11 устанавливаетс в состо ние, определ емое пол рностью преобразуемого напр жени и,( , величиной напр жени , помех состо нием интегратора.In the initial state, the keys 4–6 are open, the integrator is 9 bits. Keys 4-6 close when the potential at the control input corresponds to a logical zero, and opens with a logical one. With coming . the trigger pulse triggers 7 and 8 change the state, while the key 4 is closed, the integrator 9 charge starts. The potentials at the first outputs of the triggers 12 and 13 do not change. The comparator 11 is set to the state determined by the polarity of the voltage being converted and, (, by the magnitude of the voltage, the interference by the state of the integrator.
Во врем первого такта интегрировани при любом состо нии инвертера и интегратора на одном входе элемента 2И- НЕ 14 присутствует потенциал:, соответствующий логической единице, а на другом входе - логическому нулю. Поэтому независимо от пол рности преобразуемого напр жени U на выходе элемента 254-НЕ 14 присутствует потенциал, соответствующий логической единице. Длительность первого такта интегр$фовани Т определ етс формтфойатепем 1О длитепьнсжти пе{юаго такта, который через интервал длительностью Т с момента запуска, возвращает триггер такта в исходное состо ние. Напр жение на выходе интегратора к концу первого такта интвгрир,свани будет равио :During the first integration cycle, in any state of the inverter and the integrator, the potential of the element 2 and NOT 14 is present at the input of the element 2 corresponding to a logical one, and at the other input at the logical zero. Therefore, regardless of the polarity of the voltage U to be converted, at the output of element 254-HE 14 there is a potential corresponding to a logical unit. The duration of the first cycle of integration of T is determined by the format type 1O of the length of the cycle, which, after an interval of time T from the moment of launch, returns the trigger of the cycle to the initial state. The voltage at the output of the integrator by the end of the first clock cycle of intvgr, swan will be ravio:
0 :K5rUx U,SinCu;t4y5flt,0: K5rUx U, SinCu; t4y5flt,
О гдеНпоЦ- напр жение помехи.About where is the interference voltage.
Интегрирование производитс с учетом пол рности преобразуемого сигнала, и интеграл от суммы равен сумме интегралов . В случае, еспи врем интегрировани Т кратно периоду помехи, тоThe integration is performed taking into account the polarity of the signal to be converted, and the integral of the sum is equal to the sum of the integrals. In the case, if the integration time T is a multiple of the interference period, then
Р R
(a;t4(, а L/H-K UxdH kT;ux(a; t4 (, and L / H-K UxdH kT; ux
После возвращени в исходное состо ниеAfter returning to the original condition
триггера 8 такта, ключ 4 размыкаетс , и начинаетс второй такт интегрировани , когда производитс разр д интегратора . Во врем второго такта на всех входах сброса триггеров 12 и 13 присутствуют потенциалы, соответствующие логической единице, дальнейшее состо ние триггеров определ етс только потенциалами на входах установки. При положи-тельной пол рности выходного напр жени интегратора, триггер 12 замыкает- с , кпюч 5 замыкаетс , и начинаетс разр д интегратора от опорного источника 2. Как только ; 5пр ж:ение на выходе интегратора достигает исходной величины ,компаратор 11, а за ним инвертор измен ют состо ни .the 8 clock trigger, the key 4 is opened, and the second integration clock starts when the integrator is produced. During the second cycle, all the reset inputs of the flip-flops 12 and 13 contain potentials corresponding to a logical unit, the further state of the flip-flops is determined only by the potentials at the inputs of the installation. With a positive polarity of the output voltage of the integrator, the trigger 12 closes, the battery 5 closes, and the integrator starts from the reference source 2. Once; 5th order: the output of the integrator reaches its initial value, the comparator 11, and then the inverter changes states.
При этом триггер 13 пол рности измен ет состо ние, а триггер 12 пол рности остаетс в прежнем состо нии. После этого потенциалы на входах элемеьHere, the trigger 13 of the polarity changes the state, and the trigger 12 of the polarity remains in the same state. After that, the potentials at the inputs
та 2И-НЕ 14 соответствуют логической единице, а на выходе - ее нулю. Элемент 14 возвращает триггер 7 цикла по второму входу в исходное состо ние. Триггер 7 цикла, опрокидьюа сь, возвра5 щает триггеры 12 и 13 пол рности по вторым нулевым вxoдa в исходное сос«« то ние. Ключ 6 размыкаетс . Длительность интервала времени между опрокидыванием триггера 12 и аозвращением в that 2I-NOT 14 correspond to a logical one, and at the output - its zero. Element 14 returns the trigger 7 of the loop on the second entry in the initial state. The cycle trigger 7, tilting, returns the triggers 12 and 13 of the polarity on the second zero input to the initial state. Key 6 opens. The duration of the time interval between the flip-flop of trigger 12 and the return in
o исходное состо ние определ етс задержками прохождени информации и может быть сделана скопь угодно малой. Длительность второго такта интегрировани o The initial state is determined by the delays in the passage of information and can be made small as desired. Duration of the second integration cycle
ТпTp
равна :equals:
-г Х Тл-r x tl
опop
Выходна информаци снимаетс с выхода триггер 12 и 13.Output information is removed from trigger output 12 and 13.
Таким образом, устройство исключает погрешность измерени при превышении напр жением помех величины посто нного преобразуемого напр жени Ux .Thus, the device eliminates the measurement error when the voltage of a constant transform voltage Ux is exceeded by a voltage.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792705589A SU855994A1 (en) | 1979-01-04 | 1979-01-04 | Voltage-to-time inverter converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792705589A SU855994A1 (en) | 1979-01-04 | 1979-01-04 | Voltage-to-time inverter converter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU855994A1 true SU855994A1 (en) | 1981-08-15 |
Family
ID=20802270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792705589A SU855994A1 (en) | 1979-01-04 | 1979-01-04 | Voltage-to-time inverter converter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU855994A1 (en) |
-
1979
- 1979-01-04 SU SU792705589A patent/SU855994A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3942173A (en) | Offset error compensation for integrating analog-to-digital converter | |
SU855994A1 (en) | Voltage-to-time inverter converter | |
US4107671A (en) | Improved digital to analog converter providing self compensation to offset errors | |
SU1156097A1 (en) | Device for calculating ratio of periods of two pulsed voltages | |
SU936423A1 (en) | Voltage-to-frequency converter | |
SU1285599A1 (en) | Voltage-to-time interval converter | |
SU1649662A1 (en) | Voltage-to-time converter | |
SU782152A1 (en) | Integrating analogue-digital converter | |
JPS5635532A (en) | A/d converter | |
SU1193693A1 (en) | Logarithmic analog-to-digital converter | |
SU1091336A1 (en) | Voltage-to-time interval converter | |
SU1282331A1 (en) | Voltage-to-time interval converter | |
JPS5612122A (en) | Pcm signal demodulating circuit | |
SU684727A1 (en) | Method and apparatus for analogue-digital conversion | |
SU1305722A1 (en) | Calculating device | |
SU818006A1 (en) | Integrating voltage-to-time interval converter | |
SU830429A1 (en) | Functional voltage converter | |
SU961138A1 (en) | Voltage to frequency converter | |
SU1283806A1 (en) | Function generator | |
SU984038A1 (en) | Frequency-to-code converter | |
SU773641A1 (en) | Logarithmic function generator | |
SU1322326A1 (en) | Function generator | |
SU951696A1 (en) | Signal average value to code conversion method | |
SU949811A1 (en) | Voltage to time interval converter | |
SU871327A1 (en) | Pulse-phase modulator |