SU1272475A1

SU1272475A1 - Цифровой согласованный фильтр

Info

Publication number: SU1272475A1
Application number: SU853878448A
Authority: SU
Inventors: Александр Наумович Шполянский
Original assignee: Предприятие П/Я Г-4152
Priority date: 1985-04-08
Filing date: 1985-04-08
Publication date: 1986-11-23

Abstract

Изобретение может быть использован в устр-вах цифровой обработки сигналов . Цель изобретени - расширение класса обрабатьшаемых псевдослучайных последовательностей (ПСП) при обеспечении высокого быстродействи и простоты реализации. Устр-во содержит регистр сдвига 1, два сумматора 2 и 5, многовходовый сумматор 3, умножитель 4, регистр 6 и блок вычитани (БВ) 9. Цель достигаетс введением БВ 9, с помощью которого в устр-ве возможна обработка ПСП, у которых число элементов, равных 1, меньше или больше половины. БВ 9 может быть выполнен из сумматора и блока инверторов. 2 з.п.ф-лы, 3 ил.

Description

Изобретение относится к технике оптимального приема сигналов и может быть использовано в устройствах цифровой обработки сигналов, а также в радиолиниях в качестве согласованно- 5 го фильтра для выделения кодовых ' слов в виде псевдослучайных последовательностей (ПСП).

Цель изобретения - расширение класса обрабатываемых псевдослучай- Ί® ных последовательностей при обеспечении высокого быстродействия и простоты реализации.

. На фиг.1 приведена структурная схема цифрового согласованного фильт- 15 ра; на фиг.2 и 3 - варианты выполнения блока вычитания.

Цифровой согласованный фильтр содержит регистр 1 сдвига, первый сумматор 2, многовходовый сумматор 3, 20 умножитель 4, второй сумматор 5, регистр 6, вход 7 сигнала логической 1, вход 8 сигнала установки исходного состояния, блок 9 вычитания, содержащий блок 10 инверторов, сумма- 25 тор 11, первый 12 и второй 13 входы.

Цифровой согласованный фильтр реализует нерекурсивную процедуру согласованной фильтрации бинарных сигналов . _{N f} 30

Уп=ЕГх_ь._; ·κ (О где Х|ч - отсчеты входного сигнала, принимающие значения 1 и -1.

. У х-2 +2 Х\ ·, М)

Запишем выражения для Z в η-м и (п-1)-м тактах:

После вычитания из первого выражения второго и приведения подобных членов, получим

Z~2 , =Х - X „ h h-1 n η* N

Перенося . в правую часть имеем ⁺ <5>

Выражения (4) и (5) вместе образуют систему разностных уравнений, описывающую работу цифрового согласованного фильтра:

Кто'2 + 2 Г ;

i(K. = +l) < ‘ ’ (6)

VVWVi

Перед началом работы регистр 1 сдвига и регистр 6 устанавливаются в исходное состояние. Фильтруемый сигнал Xη поступает на вход регистра 1 сдвига. В каждом такте работы сигнал

К.. - весовые коэффициенты фильтра, принимающие значения 1 и -1 .

Для пояснения принципа работы цифрового согласованного фильтра преобразуем выражение (1), описывающее в общем виде алгоритм фильтрации бинарных сигналов, на две суммы по i, для которых.К| принимают значения 1 и -1

N-1 x_w . +Г~х . . (о.) * — П - I I L—— h - I t h - t · ⁴ i-0 i(K.=+1)

Прибавляя и вычитая в правой части \ х , , получают

Π - |

Ν-1 у '--Υ~ X . + 2)^- X · (31

ТОО i(K. --+1) с прямого выхода первого разряда регистра 1 сдвига суммируется во втором сумматоре 5 с сигналом, поступающим с инверсного выхода последнего разряда регистра 1 сдвига. На третьем входе сумматора 5, представляющем собой вход переноса младшего разряда, постоянно действует единичный потенциал, поданный с входа 7 сигнала логической 1”, образующий вместе с сигналом с инверсного выхода последнего разряда регистра 1 сдвига дополнительный код числа. Поэтому на выходе сумматора 5 образуется число, 'представляющее разность сигналов X.-Х„ н » которое складывается в перСА '' П“Г» вом сумматоре 2 со значением сигнала Ζ_κ-1 , хранящимся в регистре 6. На выходе сумматора 2 образуется сигнал Ζ„, который записывается в регистр 6 для использования в следующем такте 55 работы.

Ν-1

Введем обозначение Ζ_и = ) ^х , тогда i-o

Одновременно с формированием сиг^Нала в многовходовом сумматоре 3 про3

1272675 изводится суммирование сигналов, поступающих с тех разрядов регистра 1 сдвига, для которых К/ = 1 . Образующе еся на выходе многовходового сумматора 3 числоХ_и . умножается на два •<(к =+1) в умножителе 4 и поступает на первый вход 12 блока вычитания, на второй вход 13 которого поступает число Z.· На третьем входе блока вычитания, представляющем собой вход переноса младшего разряда, постоянно действует единичный потенциал, поданный с входа 7 сигнала логической ”1, образующий вместе с кодом Z дополнитель-15 ный ц°Д· Поэтому на выходе блока 9 образуется разность 2) · -Z ’ представляющая собой выходной отфильтрованный сигнал. 20

Рассмотренный вариант цифрового согласованного фильтра весьма эффективен при обработке ПСП, у которых число элементов, равных 1, меньше половины. В этом случае он обеспечива- 25 ет высокое быстродействие и прост в 1 реализации.

В этом случае, когда в ПСП больше .половины элементов равны 1, должен быть использован второй вариант вы- зо полнения блока 9 вычитания.

По аналогии с цифровым согласованным фильтром с первым вариантом выполнения блока 9 вычитания для второ го варианта может быть получена система разностных уравнений, описываю-^⁵щая его работу:

(7) ;(κ·=-ι) ζ - х -х + ζ . h h H - N h-1

Принцип его работы по данному варианту аналогичен принципу работы цифрового согласованного фильтра по ' первому варианту. Отличие состоит лишь в том, что на выходе блока 9 вычитания формируется отфильтрованный сигнал У^,, представляющий разность ^Z'²£X-i i(K.--i)

Claims

Фиг.1 Изобретение относитс к технике оптимального приема сигналов и может быть использовано в устройствах цифровой обработки сигналов, а также в радиолини х в качестве согласованного фильтра дл выделени кодовых слов в виде псевдослучайных последовательностей (ПСП). Цель изобретени - расширение класса обрабатываемых псевдослучайных последовательностей при обеспече НИИ высокого быстродействи и просто ты реализации. , На фиг.1 приведена структурна схема цифрового согласованного фильт ра; на фиг.2 и 3 - варианты выполнени блока вычитани . Цифровой согласованный фильтр содержит регистр 1 сдвига, первый сумматор 2, многовходовый сумматор 3, умножитель 4, второй сумматор 5, регистр 6, вход 7 сигнала логической 1, вход 8 сигнала установки исходного состо ни , блок 9 вычитани , содержащий блок 10 инверторов, сумма тор 11, первый 12 и второй 13 входы. Цифровой согласованный фильтр pea лизует нерекурсивную процедуру согла сованной фильтрации бинарных сигналов У. ГХ,..,-К,„ (О где Хц - отсчеты входного сигнала, принимающие значени 1 и -1 К,. - весовые коэффициенты фильтра , принимающие значени 1 и -1 . Дл по снени принципа работы циф рового согласованного фильтра преобразуем выражение (1), описывающее в общем виде алгоритм фильтрации бинар ных сигналов, на две суммы по i, дл которых.Kj принимают значени 1 и -1 Y.UX,.; ---E.-ПIIx,.., . (а) --Оi(K.:-1) i(K.---H) Прибавл и вычита в правой час ти X . , получают . И- I, i(K..t; ; у . + 25 х . (3J М h - 1 -1 i{K.--+l) Введем обозначение Z тогда irO .---2-K 2lI ( -( и - .(K.,) апишем выражени дл Z в п-м и fn1 )-м тактах: ..-,(NW(N-l) VrV.-.-,-3.-.(N-,,.-N После вычитани из первого выра ени второго и приведени подобных ленов, получим h h-i h r.-N Перенос Zj в правую часть имеем ..
2., Выражени (4) и (5) вместе образуют систему разностньпс уравнений, описывающую работу цифрового согласованного фильтра; У - -7 +9 X и г, 1. ) z, -x,.-z,., Перед началом работы регистр 1 сдвига и регистр 6 устанавливаютс в исходное состо ние. Фильтруемый сигнал Хп поступает на вход регистра 1 сдвига. В каждом такте работы сигнал с пр мого выхода первого разр да регистра 1 сдвига суммируетс во втором сумматоре 5 с сигналом, поступакнцим с инверсного выхода последнего разр да регистра 1 сдвига. На третьем входе сумматора 5, представл ющем собой вход переноса младшего разр да, посто нно действует единичный потенциал , подаиньп с входа 7 сигнала логической 1, образующий вместе с сигналом с инверсного выхода последнего разр да регистра 1 сдвига дополнительный код числа. Поэтому на выходе сумматора 5 образуетс число, . представл кицее разность сигналов , которое складываетс в первом сумматоре 2 со значением сигнала Zf,, , хран щимс в регистре 6. На выходе сумматора 2 образуетс сигнал Z, который записываетс в регистр 6 дл использовани в следующем такте работы. Одновременно с формированием сигКала в многовходовом сумматоре 3 производитс суммирование сигналов, по ступающих с тех разр дов регистра 1 сдвига, дл которых . Образующе ес на выходе многовходового суммат ра 3 число Х ; умножаетс на два ,(К.+1Г в умножителе 4 и поступает на первы вход 12 блока вычитани , на второй вход 13 которого поступает число ZНа третьем входе блока вычитани , представл ющем собой вход переноса младшего разр да, посто нно действу ет единичный потенциал, поданный с входа 7 сигнала логической 1, обр зующий вместе с кодом Z дополнител ный . Поэтому на выходе блока 9 образуетс разность 2) Х -, -Z ( (К. 4-1) представл юща собой вьгходной отфильтрованный сигнал. Рассмотренный вариант цифрового согласованного фильтра весьма эффективен при обработке ПСП, у которых число элементов, равных 1, меньше по ловины, В этом случае он обеспечивает высокое быстродействие и прост в реализации, В этом случае, когда в ПСП больше лоловины элементов равны 1, должен быть использован второй вариант выполнени блока 9 вычитани , По аналогии с цифровым согласован иьм фильтром с первым вариантом выполнени блока 9 вычитани дл второ го варианта может быть получена система разностных уравнений, описываю ща его работу: fV. H-2lI H--. ; i(K--i) ,--x,-x,.z., Принцип его работы по данному варианту аналогичен принципу работы цифрового согласованного фильтра по первому варианту. Отличие состоит лишь в том, что на выходе блока 9 вы читани формируетс отфильтрованный сигнал У;,, представл ющий разность ЧК.--1) Формула изобретени 1. Цифровой согласованный фильтр, содержащий регистр сдвига, вход кото рого вл етс входом цифрового согла сованного фильтра, а выходь разр дов которого подключены к соответствующим входам многовходового сумматора, первый сумматор, выход которого подключен к входу регистра, выход соторого соединен с первым входом первого сумматора, а вход установки исходного состо ни - с входом установки регистра сдвига, второй сумматор, первый и второй входы которого подключены соответственно к выходам вого и последнего разр дов регистра сдвига, умножитель, вход которого соединен с выходом многовходового сумматора, отличающийс тем, что, с целью расширени класса обрабатываемых псевдослучайных последовательностей при сохранении высокого быстродействи и простоты реализации , в него введен блок вычитани , первый вход которого соединен с выходом умножител , второй вход - с выходом первого сумматора, второй вход которого соединен с выходом второго сумматора, третьи входы второго сумматора и блока вычитани объединены ,и вл ютс входом сигнала логической единицы, а выход блока вычитани вл етс выходом цифрового согласованного фильтра, 2,Фильтр поп,1,отлича ющ и и с тем, что блок вычитани содержит блок инверторов и сумматор, первый вход которого вл етс первым входом блока вычитани , второй вход соединен с выходом блока инверторов, вход которого вл етс вторым входом блока вычитани , третий вход и выход сумматора вл ютс соответственно третьим входом и выходом блока вычитани , при этом входы многовходового сумматора подключены к выходам тех разр дов регистра сдвига, дл которых коэффициенты цифрового согласованного фильтра равны , 3,Фильтр поп,1, отличающийс тем, что блок вычитани содержит сумматор н блок инверторов, вход которого вл етс первым входом блока вычитани , а выход соединен с первым входом сумматора, второй и , третий входы и выход сумматора вл ютс соответственно вторым и третьим входами и выходом блока вычитани , при этом входы многовходового сумматора подключены к выходам тех разр ов регистра сдвига, дл которых коэффициент цифрового согласованного фильтра равны -1.

13 12

75 12

rJiL, Ю

A

-Н ;/

I

Фиг.З