SU1270861A1 - Control device for reversible induction two-phase motor - Google Patents

Control device for reversible induction two-phase motor Download PDF

Info

Publication number
SU1270861A1
SU1270861A1 SU833654716A SU3654716A SU1270861A1 SU 1270861 A1 SU1270861 A1 SU 1270861A1 SU 833654716 A SU833654716 A SU 833654716A SU 3654716 A SU3654716 A SU 3654716A SU 1270861 A1 SU1270861 A1 SU 1270861A1
Authority
SU
USSR - Soviet Union
Prior art keywords
block
signal
control
inputs
output
Prior art date
Application number
SU833654716A
Other languages
Russian (ru)
Inventor
Валерий Иванович Хрисанов
Сергей Анатольевич Белов
Original Assignee
Ленинградский Ордена Трудового Красного Знамени Институт Точной Механики И Оптики
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский Ордена Трудового Красного Знамени Институт Точной Механики И Оптики filed Critical Ленинградский Ордена Трудового Красного Знамени Институт Точной Механики И Оптики
Priority to SU833654716A priority Critical patent/SU1270861A1/en
Application granted granted Critical
Publication of SU1270861A1 publication Critical patent/SU1270861A1/en

Links

Landscapes

  • Control Of Ac Motors In General (AREA)

Abstract

Изобретение относитс  к электротехнике и может быть использовано в электромашинных системах автоматики . Целью изобретени   вл етс  расширение диапазона плавного регулировани  скорости и улучшение массогабаритных показателей. Устройство дл  управлени  реверсивным асинхронным двухфазным двигателем (АД) 7 содержит импульсный полупроводниковый преобразователь 1, состо щий из трех диодг-и- кнThe invention relates to electrical engineering and can be used in electric machine automation systems. The aim of the invention is to expand the range of smooth speed control and improve weight and size parameters. A device for controlling a reversible asynchronous two-phase motor (BP) 7 contains a pulsed semiconductor converter 1 consisting of three diodes.

Description

но-транзисторных ключей (К) 2, 3, 4 переменного тока. К 2,3,4 соединены между собой последонательно и предназначены дп  подключени  к источнику посто нного тока. К К 3,4 подключены обмотки 5,6 АД 7. Управл ющие цепи К 2,3,4 подключены к схеме 8 управлени . Схема 8 содержит задатчи входного сигнала, выходы которого подключены ко входам индикатора пол рности входного сигнала и блоку формировани  абсолютного значени  входного сигнала. Выход блока фазового сдвига соединен с первыми входа ми блоков сравнени , вторые входы которых св заны с выходом блока формировани  абсолютного значени  входного сигнала. Выходы индикатора и бло ков сравнени  подключены ко входам блока распределени  импульсов управлени  . Выходы блока распределени  импульсов управлени  подключены к одному входу блока гальванической разв зки и усилени  импульсов управлени  через блок управлени  и защиты а к двум другим входам блока гальванической разв зки непосредственно, выходы которого  вл ютс  выходами схемы 8. При отсутствии входного сигнала задатчика .9 () обмотки 5,6 АД 7 будут замкнуты накоротко, т.к. К 2 будет замкнут. АД 7 бщет тормозитьс  без потреблени  энергии.but transistor switches (K) 2, 3, 4 AC. By 2, 3, 4, they are interconnected sequentially and are intended for dp connections to a DC source. The windings 5.6 HELL 7 are connected to K 3.4. The control circuits K 2,3,4 are connected to the control circuit 8. Circuit 8 contains input points, the outputs of which are connected to the inputs of the input signal polarity indicator and the absolute value block of the input signal. The output of the phase shift block is connected to the first inputs of the comparison blocks, the second inputs of which are connected to the output of the block forming the absolute value of the input signal. The outputs of the indicator and comparison units are connected to the inputs of the control pulse distribution unit. The outputs of the control pulse distribution unit are connected to one input of the galvanic isolating and amplifying control pulses through the control and protection unit and to two other inputs of the galvanic isolating unit directly, the outputs of which are the outputs of circuit 8. In the absence of an input signal of the setting device .9 () windings 5.6 AD 7 will be shorted, because K 2 will be closed. Blood pressure 7 is inhibited without energy consumption.

При наличии входного сигнала положительной пол рности (и,0) в интервале времени c(..2 обмотка 5 АД 7 будет под напр жением, т.к. К 2 и 4 открыты, а К 3 заперт. В интервале o( включены К 2,3, а К 4 заперт и под напр жением находитс  обмотка 6. В течение следующей полуволны напр жени  питани  процессы в устройстве повтор ютс  и в обмотках 5,6 АД 7 будут сформированы отрицательные импульсы стаТорного напр жени . Операци  реверса в данном устройстве обеспечиваетс  блоком распределени  импульсов управлени . С помощью данного устройства осуществл етс  симметричн двусторонн   четвертьволнова  широтно-импульсна  модул ци  синусоидального напр жени  питани , обеспечивающа  необходимый дл  работы АД 7 угол фазового сдвига между напр жени ми (токами) статорных обмоток АД. Дл  первых гармонических составл ющих напр жений (токов) этот угол близок к 90° и поддерживаетс  посто нным дл  всех режимов работы АД, что дает возможность исключить силовой фазосдвигающий конденсатор. Обеспечение непрерьшного тока статора при посто нстве форм и значений статорных напр жений приводит к увеличению линейности механических характеристик АД 7. 5 ил.If there is an input signal of positive polarity (and, 0) in the time interval c (.. 2, the winding 5 BP 7 will be under voltage, since K 2 and 4 are open, and K 3 is locked. In the interval o (included 2,3, and K 4 is locked and under voltage the winding 6. During the next half-wave of the supply voltage, the processes in the device are repeated and negative stator voltage pulses will be generated in the windings 5,6 HELL 7. control pulse distribution unit. With this device, metric bilateral quarter-wave pulse-width modulation of sinusoidal supply voltage, providing the angle of phase shift between the voltages (currents) of the stator windings of the arterial voltage necessary for the operation of BP 7. For the first harmonic components of the voltages (currents), this angle is close to 90 ° and maintained constant for all operating modes of the arterial pressure, which makes it possible to eliminate the power phase-shifting capacitor. Ensuring the uninterrupted stator current at constant forms and values of stator voltage leads to an increase in linearity BP mechanical characteristics 7. 5 yl.

Изобретение относитс  к электротехнике , в частности может использоватьс  в электромащинных системах автоматики.The invention relates to electrical engineering, in particular, can be used in electromotive automation systems.

Целью изобретени   вл етс  расширение диапазона плавного регулировани  скорости вращени  асинхронного двухфазного двигател  и улучшение массогабаритных показателей.The aim of the invention is to expand the range of smooth control of the rotational speed of an asynchronous two-phase motor and to improve the weight and size parameters.

На фиг. 1 изображена схема импульсного полупроводникового преобразо щцел  совместно с асинхронным дв - сфазным двигателем; на фиг. 2 схема управлени  диодно-транзисторными к;:аочами; на фиг. 3 - временные диаграммы; на фиг. 4 - таблица с алгоритмом переключений диодно-транзисторных ключей; на фиг. 5 - механические характеристики двигател .FIG. 1 shows a diagram of a pulsed semiconductor transform along with an asynchronous two-phase motor; in fig. 2 control circuit diode-transistor to;: Aochi; in fig. 3 - time diagrams; in fig. 4 - table with the switching algorithm of the diode-transistor switches; in fig. 5 - mechanical characteristics of the engine.

Устройство дл  управлени  реверсивным асинхронным двухфазным двигателем (фиг. 1) содержит импульсный полупроводниковьй преобразователь 1,A device for controlling a reversible asynchronous two-phase motor (FIG. 1) comprises a pulse semiconductor converter 1,

состо щий из трех диодно-транзисторных ключей переменного тока 2, 3 и 4, соединенных последовательно между собой и предназначенных дл  подключени  к источнику переменного напр жени , при этом к двум из них, например к 3 и 4 диодно-ттранзисторным ключам, подключены обмотки 5 и 6 двухфазного асинхронного двигател  7, устройство дл  управлени  двигателем содержитconsisting of three diode-transistor switches of alternating current 2, 3 and 4, connected in series with each other and intended to be connected to an alternating voltage source, while two of them, for example 3 and 4 diode-transistor switches, are connected to windings 5 and 6 two-phase asynchronous motor 7, the device for controlling the motor contains

также схему управлени  8.also control circuit 8.

Схема управлени  8 (фиг. 2) сострит из задатчика входного сигналу 9, олока фазового сдвига 10,двух блоков сравнени  11 и 12, индикатора пол рности входного сигнала 13, блока формировани  абсолютного значени  входного сигнала 14 , блока распределени  импульсов управлени  15, блока управлени  и защиты 16 и блока гальванической разв зки и усилени  импульсов управлени  17, при этом входы индикатора пол рности входного сигнала 13 и блока формировани  абсолютного значени  входного сигнала 14 объединены и подключены к задатчику входного сигнала 9, выход индикатора пол рности входного сигнала 13 подключен к первому входу блока распределени  импульсов управлени  15, выход блока формировани  абсолютного значени  входного сигнала 14 подключен к первым входам первого и второго блоков сравнени  11 и 12, вторые входы которых соединены с первым и вторым выводами блока фазового сдвига 10, а выходы блоков сравнени  11 и 12 подключены соответственно к второму и третьему входам блока распределени  импульсов управлени  15, который соетоит из п ти логических элементов И-НЕ 18-22 и двух логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 23 и 24, при .этом входы первого логического элеI мента И-НЕ 18 объединены между собой и соединены с первыми входами второго и третьего логических элементов И-НЕ 19 и 20, образу  первый вход блока распределени  импульсов управлени  15, второй вход второго логического элемента И-НЕ 19 соединен с первым входом четвертого логического элемента И-НЕ 21, образу  второй вхо блока распределени  импульсов управлени  15, второй вход третьего логического элемента И-НЕ 20 соединен с первым входом п того логического элемента И-НЕ 22, образу  третий вход блока распределени  импульсов управлени  15 , выход первого логическо го элемента И-НЕ 18 соединен с вторыми входами четвертого и п того логических элементов И-НЕ 21 и 22, выходы второго и п того логических элементов И-НЕ 19 и 22 подключены к BXO дам первого логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 23, выходы третьего и четвертого логических элемед тов И-НЕ .20 и 21 соединены с входами второго логического элемента ИСКЛЮЧАЩЕЕ ИЛИ 24, выходы логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 23 и 24 образуют два выхода блока распределени  импульсовThe control circuit 8 (Fig. 2) locks the input signal 9 from the generator, phase shift 10, two comparison blocks 11 and 12, the input signal polarity indicator 13, the absolute value generating unit of the input signal 14, the pulse distribution unit 15, the control block protection 16 and galvanic isolation and amplification of control pulses 17, while the inputs of the polarity indicator of the input signal 13 and the block forming the absolute value of the input signal 14 are combined and connected to the setpoint of the input signal 9, the output the polarity indicator of the input signal 13 is connected to the first input of the control pulse distribution unit 15, the output of the absolute value generating unit of the input signal 14 is connected to the first inputs of the first and second comparison blocks 11 and 12, the second inputs of which are connected to the first and second terminals of the phase shift unit 10 , and the outputs of the comparison units 11 and 12 are connected respectively to the second and third inputs of the control pulse distribution unit 15, which consists of five logical elements I-NE 18-22 and two logical elements in EXCLUSIVE OR 23 and 24, with this, the inputs of the first logical element AND-NOT 18 are interconnected and connected to the first inputs of the second and third logical elements AND-NOT 19 and 20, forming the first input of the control pulse distribution unit 15, the second input The second logical element AND-NOT 19 is connected to the first input of the fourth logical element AND-NO 21, forming the second input of the control pulse distribution unit 15, the second input of the third logical element AND-NO 20 is connected to the first input of the fifth logical element AND-NOT 22, image tr This input of the control pulse distribution unit 15, the output of the first logical element AND-NOT 18 is connected to the second inputs of the fourth and fifth logical elements AND-NOT 21 and 22, the outputs of the second and fifth logical elements AND-NOT 19 and 22 are connected to BXO give the first logical element EXCLUSIVE OR 23, the outputs of the third and fourth logical elements AND-NOT .20 and 21 are connected to the inputs of the second logical element EXCLUSIVE OR 24, the outputs of the logical element EXCLUSIVE OR 23 and 24 form two outputs of the pulse distribution unit

15, которые подключены к двум входам блока управлени  и защиты 16, выполненного на логическом элементе И-НЕ, выход блока управлени  и.защиты 16 и два выхода блока распределени  импульсов управлени  15 через блок гальванической разв зки и усилени  импульсов управлени  17 подключены к управл ющим входам трех диодно-транзисторных ключей переменного тока 2,3 и 4.15, which are connected to two inputs of the control and protection unit 16, made on the NAND logic element, the output of the control unit and the protection 16, and the two outputs of the control pulse distribution unit 15 through the control and amplification unit 17 are connected to the control units the inputs of the three diode transistor keys AC 2.3 and 4.

Устройство дл  управлени  реверсивным асинхронным двухфазным двигателем работает следующим образом.A device for controlling a reversible asynchronous two-phase motor operates as follows.

Claims (1)

При отсутствии сигнала задатчика 9 () на выходе индикатора пол рности 13 формируетс  сигнал логического О. Нулевой сигнал будет и на выходе блока формировани  абсолютного значени  входного сигнала 14. В результате сложени  опорных напр жений блока фазового сдвига 10 с нулевым сигналом блока 14 на выходе блоков сравнени  11 и 12 получим напр жени  с коэффициентом заполнени  , равным единице. Эти два напр жени  и сигнал логического О с выхода блока 13 поступают соответственно на второй, третий и первьш входы блока распределени  импульсов управлени  15. На выходах логических элементов И-НЕ 18, 19 и 20 образуютс  сигналы логическо 1, На выходе логических элементов И-НЕ 21 и 22 формируютс  сигналы логического О. На выходе логических элементов ИСКЛЮЧАЩЕЕ ИЛИ 23 и 24 формируютс  сигналы 1, которые подаютс  на входы логического элемента И-НЕ блока управлени  и защиты 16 и на первый и второй входы блока гальванической разв зки и усилени  импульсов управлени  17. На выходе блока 16 образуетс  сигнал О, который поступает на третий вход блока 17. Сигналы 1, поступающие на первый и второй входы блока 17, усиливаютс  и включают ключи 3 и 4, в то врем  как сигнал О, поступающий на третий вход блока 17, запирает ключ 2, В результате обмотк статора 5 и 6 двигател  7 отключаютс  от источника питани  и замьтаютс  накоротко. Если двигатель под действием приложенного напр жени  Твращалс , то с по влением нулевого входног сигнала он будет тормозитьс  без потреблени  энергии от источника питани  . S12 При наличии входного сигнала поло жительной пол рности (, фиг. 3) на выходе блока 13 формируетс  сигнал 1, а на выходе блоков 11 и 12 формируютс  пр моугольные напр жени  и и U,j , смещенные по фазе в соответствии с опорными напр жени ми U ||У IJ 3 блока 10 и имеющие одинаковый коэффициент заполнени , определ емый уровнем входного сигнала U., . В /1-4 интервале времени tOt-iof (фиг. 3) на первый и третий входы блока 15 бу дут поступать сигналы , и U,,2 , рав ные 1, а на второй вход - сигнал и, , равный О. В результате работы блока 15 на его втором выходе будет сигнал Ц , равный 1, а на первом выходе сигнал U , равный О. На вы ходе блока 16 будет сигнал 11, , равный 1. После прохождени  этих сигналов через блок 17 ключи 2 и 4 буду включены, а ключ 3 заперт. В результате в рассматриваемом интервале вре мени (o,u3t ) к статорной обмотке 5 будет приложено напр жение Uj (фиг. 3). В интервале времени о; работа блоков 15, 16 и 17, а также импульсного преобразовател  1 будет аналогична рассмотренному случаю с нулевым входным сигналом, т.е. на этом интера.але обмотки 5 и 6 замкнуты накоротко и ; отключены от источника питани . В интервале времени: o( на первый и второй входы блока 15 будут поступать сигналы 1 а на третий вход - сигнал О. В результате работы блока 15 на его пер . вом выходе будет сигнал 1, а на втором - О, на выходе блока 16 будет сигнал 1. После прохождени  этих сигналов через блок 17 ключи 2 и 3 будут включены, а ключ 4 заперт . В результате в рассматриваемом интервале времени (с/,() к статорной обмотке 6 будет приложено напр жение Ug (фиг. 3). В течение следующей полуволны напр жени  питани  процессы в устройстве управлени  повтор ютс .и в обмотках 5 и 6 двигател  7 будут сформированы отрицательные импульсы статорного напр жени  . При изменении пол рности входного сигнала дл  осуществлени  реверса двигател  необходимо переключить между собой каналы прохождени  сигна лов управлени  ключами 3 и 4. В данном устройстве эта операци  реализуетс  с помощью блока 15. В этом случае на выходе индикатора пол рности входного сигнала 13 вместо 1 по вл етс  сигнал О, который поступает на первьй вход блока 15, обеспечива  на первом и втором его выходах изменение сигналов между собой на противоположные тем, что были в рассмотренных интервалах времени (o(,oOt o(j и u)t с(ц) при положительном входном сигнале. Это в свою очередь приводит к обратному пор дку следовани  фаз статора, что и обеспечивает реверс двигател . Алгоритм работы ключей в течение полупериода напр жени  питани  (фиг.4) дан дл  пр мого (верхние обозначени  включенного (В) или запертого (3) состо ни  ключей) и обратного (нижние обозначени ) направлени  вращени  ротора двигател . Дп  сравнени  механических характеристик по линейности на фиг. 5 приведены кривые зависимости скорости вращени  от момента на валу асинхронного двухфазного двигатели типа АДП-362, сн тые при управлении от рассмотренного устройства (сплошные кривые) и при амплитудно-фазовом однсюбм точном (конденсаторном) управлении (штриховые кривые). Значение статорного напр жени  зависит от ширины выходных импульсов, котора  в свою очередь увеличиваетс  с увеличением абсолютного значени  входного сигнала. При максимальном входном сигнале ширина импульсов напр жений в обмотках статора достигает около 90° при установке (с помощью блока 10) начального смещени  дл  обмотки статора 5 в области 4045 и соответственно в области 140135° дл  обмотки 6. С помощью устройства дл  -управлени  реверсивным асинхронным двухфазным двигателем осуществл етс  симметрична  двусторонн   четвертьволнова  широтно-импульсна  модул ци  синусоидаильного напр жени  питани  , обеспечивающа  необходимый дл  работы двигател  угол фазового сдвига между напр жени ми (токами) ctaтopныx обмоток двигател -: Дп  первых гармонических составл ющих напр жений (токов) обмо-ток статора этот угол близок к 90° и не мен етс  при изменечин входного сигнала и ре жима работы двигател . Таким образом, предлагаемое устройство позвол ет исключить из схемы управлени  двигателем силовой фазосдвигающий конденсатор и тем самым улучшить массогабаритные показатели Исключение фазосдвигающего конден сатора и обеспечение с помощью устройства непрерывного тока статора при посто нстве формы и значений ста торных напр жений обеспечивают увели чение линейности механических характеристик двигател , что в свою очередь расшир ет диапазон плавного регулировани  скорости вращени . Формула изобретени  Устройство дл  управлени  ревер сивным асинхронным двухфазным двигателем , состо щее из импульсного полу проводникового преобразовател , соединенного со схемой управлени , содержащей блок фазового сдвига, блок сравнени , блок гальванической разв зки и усилени  импульсов управлени  и задатчик входного сигнала, о т личающеес  тем, что, с целью расширени  диапазона плавного регулировани  скорости,вращени  асинхронного двигател  и улучшени  массогабаритных показателей, импульсный полупроводниковый преобразователь выполнен в виде трех соединенных последовательно между собой диодно-транзисторных ключей переменного тока, при этом к двум из них параллельно каждому подключено по од ной фазной обмотке статора асинхронного двигател , в схему управлени  введен индикатор пол рности входного сигнала,блок формировани  абсолютного значени  входного сигнала, второй блок сравнени ,блок распределени  импульсов управлени ,блок управлени  и защиты,а блок фазового сдвига снабжен вторым выводом, при этом входы индикатора пол рности входного сигнала ибло . ка формировани  абсолютного значени  входного сигнала объединены и подключены к задатчику входного сигнала выход индикатора пол рности входного сигнала подключен к первому входу блока распределени  импульсов управлени , выход блока формировани  абсолютного значени  входного сигнала подключен к первым входам первого и второго блоков сравнени , вторые входы которых соединены с первым и вторым выводами блока фазового сдвига, а выходы блоков сравнени  подключены соответственно ко второму и третьему входам блока распределени  импульсов управлени , который состоит из п ти логических элементов Р1-НЕ и двух логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, при этом входы первого логического элемента И-НЕ объединены между собой и соединены с первыми входами второго и третьего логических элементов И-НЕ, образу  первьш вход блока распределени  импульсов управлени , второй вход второго логического элемента И-НЕ соединен с первым входом четвертого логического элемента И-НЕ, образу  второй вход блока распределени  импульсов управлени , второй вход третьего логического элемента И-НЕ соединен с первым входом п того логического элемента И-НЕ, образу  третий вход блока распределени  импульсов управлени , выход первого логического элемента И-НЕ соединен со вторыми входами четвертого и п того логических элементов И-НЕ, выходы второго и п того логических элементов И-НЕ подключены к входам первого логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы третьего и четвертого логических элементов И-НЕ соединены с входами второго логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ образуют два выхода блока распределени  импульсов управлени , которые подключены к двум входам ёлока управлени  и защиты, выполненном на логическом элементе И-НЕ, выход блока управлени  и защиты и два выхода блока распределени  импульсов управлени  через блок гальванической разв зки и усилени  импульсов управлени  подключены к управл ющим входам трех диодно-транзисторных ключей переменного тока.In the absence of a setting signal 9 () at the output of the polarity indicator 13, a logical O signal is generated. The zero signal will also be at the output of the block forming the absolute value of the input signal 14. As a result of adding the reference voltages of the phase shift unit 10 with the zero signal of the block 14 at the output of the blocks Comparing 11 and 12, we obtain voltages with a fill factor of one. These two voltages and the logical O signal from the output of block 13 are fed to the second, third and first inputs of the control pulse distribution unit 15, respectively. At the outputs of the AND-HE logic elements 18, 19 and 20, signals of logical 1 are generated. NOT 21 and 22 signals of logical O are formed. At the output of logical elements EXCLUSIVE OR 23 and 24, signals 1 are formed, which are fed to the inputs of the NAND gate of the control and protection unit 16 and the first and second inputs of the galvanic isolation and amplification of impulses control 17. At the output of block 16, a signal O is formed, which is fed to the third input of block 17. Signals 1, coming to the first and second inputs of block 17, are amplified and turn on keys 3 and 4, while the signal O, coming to the third the input of the block 17 locks the key 2. As a result, the windings of the stator 5 and 6 of the engine 7 are disconnected from the power source and short-circuited. If the motor is driven by the applied voltage of the Tvorvals, then with the appearance of a zero input signal, it will brake without energy consumption from the power source. S12 In the presence of an input signal of positive polarity (, Fig. 3), the signal 1 is formed at the output of block 13, and the rectangular voltages are formed at the output of blocks 11 and 12, and U, j are shifted in phase in accordance with the reference voltages mi U || At IJ 3 block 10 and having the same fill factor, determined by the level of the input signal U.,. In / 1-4 time interval tOt-iof (Fig. 3), signals will be received on the first and third inputs of block 15, and U ,, 2, equal to 1, and to the second input - signal and, equal to O. In As a result of operation of block 15, its second output will be a signal C equal to 1, and at the first output a signal U equal to O. At block 16 you will receive a signal 11, equal to 1. After passing these signals through block 17, keys 2 and 4 will included, and key 3 locked. As a result, in the time interval under consideration (o, u3t), a voltage Uj will be applied to the stator winding 5 (Fig. 3). In the time interval o; operation of blocks 15, 16 and 17, as well as pulse converter 1 will be similar to the case with a zero input signal, i.e. windings 5 and 6 are short-circuited and; disconnected from power source. In the time interval: o (the first and second inputs of block 15 will receive signals 1 and the third input will be signal O. As a result of the operation of block 15, its first output will be signal 1, and on the second, O, at the output of block 16 There will be a signal 1. After these signals pass through block 17, keys 2 and 3 will be turned on, and key 4 is locked. As a result, the voltage Ug is applied to the stator winding 6 (Fig. 3) in the considered time interval (s /, ()). During the next half-wave of the supply voltage, the processes in the control device are repeated. And in the windings 5 and 6 of the motor 7 b negative stator voltage pulses will be generated.When the polarity of the input signal changes, in order to reverse the motor, it is necessary to switch between the passage channels of the key control signals 3 and 4. In this device, this operation is performed using block 15. In this case, the output of the field indicator the input signal 13 instead of 1, the signal O appears, which is fed to the first input of the block 15, providing on the first and second outputs of the signal the opposite of one another in the considered time intervals (o (, oOt o (j and u) t with (c) with a positive input signal. This in turn leads to the reverse order of the stator phases, which ensures the reverse of the engine. The algorithm for operating the keys during the power supply half-period (Fig. 4) is given for the forward (upper symbols of the switched on (B) or locked (3) keys state) and the reverse (lower symbols) of the direction of rotation of the rotor of the engine. In comparison with the mechanical characteristics of linearity in FIG. Figure 5 shows the curves of rotational speed versus torque on the shaft of an asynchronous two-phase motor of type АДП-362, taken under control from the considered device (solid curves) and with amplitude-phase one -sample of exact (capacitor) control (dashed curves). The value of the stator voltage depends on the width of the output pulses, which in turn increases with increasing absolute value of the input signal. At the maximum input signal, the width of the voltage pulses in the stator windings reaches about 90 ° with the installation (using block 10) initial displacement for the winding of the stator 5 in area 4045 and accordingly in area 140135 ° for winding 6. With the help of a reversing asynchronous control device a two-phase motor performs a symmetrical two-sided quarter-wave pulse-width modulation of the sinusoidal supply voltage, providing the angle of phase shift between the voltages necessary for the motor to operate (then kam) motor windings -: Dp of the first harmonic components of stator winding voltages (currents) of the stator current, this angle is close to 90 ° and does not change when the input signal changes and the operating mode of the engine is changed. Thus, the proposed device makes it possible to exclude a power phase-shifting capacitor from the motor control circuit and thereby improve the weight and dimensions. Eliminating the phase-shifting capacitor and providing the stator current with constant form and constant values of the motor stresses by means of the device which in turn expands the range of smoothly controlled rotational speed. Apparatus of the Invention A device for controlling a reversible asynchronous two-phase motor consisting of a pulsed semiconductor converter connected to a control circuit comprising a phase shift unit, a comparison unit, a galvanic isolating and amplifying control pulses and an input signal adjuster, as such that, in order to expand the range of smooth speed control, rotate the induction motor and improve the weight and size parameters, the pulse semiconductor transducer The spruce is made in the form of three alternating current diode-transistor switches connected in series with each other, two of them are connected in parallel with one stator winding of an asynchronous motor, the input signal polarity indicator is inserted into the control circuit, the input signal absolute value generating unit , the second comparator unit, the control pulse distribution unit, the control unit and protection unit, and the phase shift unit is equipped with a second output, while the inputs of the input signal polarity indicator ib about. When the absolute value of the input signal is combined and connected to the input signal adjuster, the output indicator of the input signal is connected to the first input of the control pulse distribution unit, the output of the absolute value forming unit of the input signal is connected to the first inputs of the first and second comparison blocks, the second inputs of which are connected to the first and second terminals of the phase shift unit, and the outputs of the comparison units are connected respectively to the second and third inputs of the pulse distribution unit The control unit, which consists of five logical elements P1-NOT and two logical elements EXCLUSIVE OR, while the inputs of the first logical element AND-NOT are interconnected and connected to the first inputs of the second and third logical elements AND-NOT, to form the first input of the block distribution of control pulses, the second input of the second logical element AND-NOT connected to the first input of the fourth logical element of the IS-NOT, forming the second input of the distribution unit of control pulses, the second input of the third logical element of AND-NOT connected to the first input of the fifth NAND logical element, forming the third input of the control pulse distribution unit, the output of the first NAND logical element is connected to the second inputs of the fourth and fifth NAND logical elements, the outputs of the second and fifth I AND logical elements NOT connected to the inputs of the first logical element EXCLUSIVE OR, the outputs of the third and fourth logical elements are NOT connected to the inputs of the second logical element EXCLUSIVE OR, the outputs of logical elements EXCLUSIVE OR form two outputs Yes, the control pulse distribution unit, which are connected to two inputs of the control and protection cell, performed on the NAND logic element, the output of the control unit and protection unit, and two outputs of the control pulse distribution unit, through the galvanic isolation and gain control pulses, are connected to control inputs three diode transistor keys of alternating current. Фие.ЗFi.Z Ш1Ш1 -wt-wt Фи84Fi84 . . 800 f200/бОй 2000 Гсм800 f200 / boA 2000 gsm Фа г. УFa y
SU833654716A 1983-07-29 1983-07-29 Control device for reversible induction two-phase motor SU1270861A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU833654716A SU1270861A1 (en) 1983-07-29 1983-07-29 Control device for reversible induction two-phase motor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU833654716A SU1270861A1 (en) 1983-07-29 1983-07-29 Control device for reversible induction two-phase motor

Publications (1)

Publication Number Publication Date
SU1270861A1 true SU1270861A1 (en) 1986-11-15

Family

ID=21086297

Family Applications (1)

Application Number Title Priority Date Filing Date
SU833654716A SU1270861A1 (en) 1983-07-29 1983-07-29 Control device for reversible induction two-phase motor

Country Status (1)

Country Link
SU (1) SU1270861A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Коссов О.А. Усилители мощности на транзисторах в режиме переключени . М.: Энерги , 1971, с. 247-255. Лопухина Е.М., Сомихина Г.С. Асинхронные микромапшны с полым ротором. М.: Энерги , 1967, с. 256-263. *

Similar Documents

Publication Publication Date Title
Becerra et al. Commutation of SR motors
US4368411A (en) Control system for electric motor
KR920017340A (en) AC motor drive system
US3784888A (en) Control for commutatorless motor
CN105337541A (en) Multi-phase brushless direct current motor and driving method thereof
US5747958A (en) Circuit arrangement for powering a two-phase asynchronous motor
US5463300A (en) AC motor controller with 180 degree conductive switches
SU1270861A1 (en) Control device for reversible induction two-phase motor
US3519909A (en) Adjustable speed motor drive using a wound rotor of an induction motor mechanically connected to the armature of a d.c. motor,both electrically connected by a control system
US6838842B2 (en) Method for operating a brushless direct current motor
Akhtar et al. Positive Current Reference Generation based Current Control Technique for BLDC Motor Drives Applications
RU200602U1 (en) ELECTRIC DRIVE WITH CYCLO-CONVERTER
RU202167U1 (en) ELECTRIC DRIVE
RU2091979C1 (en) Method of control of three-phase voltage inverter from busbars and device required to realize it
SU1700720A1 (en) Device to control the three-phase bridge inverter
US5006776A (en) Gate-controlled electric drive
SU1453575A1 (en) A.c. electric drive
SU692014A1 (en) Rectifier controlled motor
JP2520305B2 (en) Power converter
SU1422343A1 (en) D.c. to three-phase quasisine voltage converter
SU1721738A1 (en) Gated electric drive directly energized by dc network
SU543116A1 (en) Reverse Converter Control
SU1642578A1 (en) Method of regulation of rotational speed of three-phase asynchronous motor
SU845234A1 (en) Thyratron electric motor
Oximberg AC motor controller with 180 degree conductive switches