SU1270773A1

SU1270773A1 - Signature analyzer

Info

Publication number: SU1270773A1
Application number: SU843732612A
Authority: SU
Inventors: Виталий Алексеевич Кулида; Валентина Михайловна Кулида; Николай Васильевич Косинов; Виктор Нестерович Куценко
Original assignee: Предприятие П/Я А-7968
Priority date: 1984-04-28
Filing date: 1984-04-28
Publication date: 1986-11-15

Abstract

Изобретение относитс к вычислительной технике и может быть использовано дл контрол и диагностировани цифровых устройств. Целью изобретени вл етс увеличение достоверности контрол за счет обеспечени фиксации кратковременных помех, действующих на информационном входе в период между импульсами синхронизации. Сигнатурный анализатор содержит формирователь сигнатур, блок индикации, формирователь импульсов, счетчик, триггер, элемент НЕ, элемент ИЛИ и элемент И-ИЛИ. Сигнатурный анализатор работает в двух режимах. В режиме контрол данных без помех кратковременные помехи, возникающие в период между синхроимпульсами, не воздействуют на процесс формировани сигнатуры . В режиме контрол данных с помехами параллельный поток данных, поступающих на формирователь сигнатур, однозначно определ етс временным положением передних и задних фронтов импульсов контролируемого сигнала. При этом входные массивы данных, полученные при анализе сигнала без помех и сигнала с помехами, отличаютс , что приводит к формированию различных сигнатур дл одного и того же сигнала в зависимости от наличи в нем помех. 3 ил.The invention relates to computing and can be used to monitor and diagnose digital devices. The aim of the invention is to increase the reliability of control by ensuring the fixation of short-term interference acting on the information input in the period between synchronization pulses. The signature analyzer contains a signature driver, a display unit, a pulse generator, a counter, a trigger, a NOT element, an OR element, and an AND-OR element. Signature analyzer works in two modes. In the data monitoring mode without interference, the short-term interference that occurs in the period between the sync pulses does not affect the signature generation process. In the noisy data monitoring mode, the parallel data flow arriving at the signature generator is uniquely determined by the temporal position of the leading and falling edges of the pulses of the monitored signal. In this case, the input data arrays obtained by analyzing the signal without interference and the signal with interference are different, which leads to the formation of different signatures for the same signal depending on the presence of interference in it. 3 il.

Description

Изобретение относится к вычислительной технике и может быть использовано для контроля и диагностирования цифровых устройств.The invention relates to computer technology and can be used to monitor and diagnose digital devices.

Целью изобретения является увеличение' достоверности контроля.The aim of the invention is to increase the reliability of control.

На фиг.1 приведена функциональная схема предлагаемого сигнатурного аналйзатора; на фиг.2 - функциональная схема формирователя сигнатур; на фиг.З - временные диаграммы, поясняющие принцип работы.Figure 1 shows the functional diagram of the proposed signature analyzer; figure 2 is a functional diagram of a signature generator; in Fig.Z - timing diagrams explaining the principle of operation.

Сигнатурный анализатор (фиг.1) содержит триггер 1, формирователь 2 сигнатур, блок 3 индикации, элемент НЕ 4, элемент ИЛИ 5, формирователь 6 |импульсов, элемент 2 И-ИЛИ 7, счетчик 8, управляющие входы Пуск 9 и Стоп 10, информационный вход 11, вход Режим 12, синхровход 13.The signature analyzer (Fig. 1) contains a trigger 1, a signature driver 2, an indication unit 3, an element NOT 4, an OR element 5, a pulse generator 6 |, an AND-OR element 7, a counter 8, control inputs Start 9 and Stop 10, information input 11, input Mode 12, sync input 13.

Формирователь 2 сигнатур (фиг,2) содержит сдвиговый регистр 14 и сумматоры по модулю два 15-1-15-н по числу разрядов регистра.The signature generator 2 (FIG. 2) comprises a shift register 14 and adders modulo two 15-1-15-n in the number of register bits.

На временных диаграммах (фиг.З) приведены следующие обозначения: синхросигналы 16 на входе 13; сигнал 17 на входе 9 Пуск; сигнал 18 на входе 10 Стоп; сигнал 19 на информационном входе 11 в отсутствие помех; сигнал 20 на информационном входе 11 при наличии помех.In the time diagrams (FIG. 3) the following notation is given: clock signals 16 at input 13; signal 17 at input 9 Start; signal 18 at the input 10 Stop; a signal 19 at the information input 11 in the absence of interference; signal 20 at the information input 11 in the presence of interference.

Числа под временными диаграммами показывают состояние информационных входов параллельной записи формирователя 2 'сигнатур, (сдвигового регистра 14) в соответствующие моменты времени.The numbers below the time diagrams indicate the state of the information inputs of the parallel recording of the signature generator 2 ′, (shift register 14) at the corresponding time points.

Сигнатурный анализатор работает в двух режимах. При работе в режиме контроля данных на вход 12 поступает нулевой уровень. По приходу сигнала Пуск счетчик 8 и сдвиговый регистр 14 сбрасываются (цепи сброса условно не показаны), триггер 1 устанавливается в единичное состояние. Единичный уровень с выхода триггера 1 разрешает синхроимпульсом с входа 1.3 поступать на синхровход сдвигового регистра 14. С входа 11 анализируемые данные без помех (позиция 19 на фиг.3) или с помехами (позиция 20 на фиг.З) поступают через сумматор 15-1 по модулю два на вход регистра 14, который работает в режиме сдвига записываемой в него информации. Запись информации в сдвиговый регистр 14 с обратными связями производится в моменты време1270773 ² ни, соответствующие переднему фронту импульсов синхронизации. Ввиду того, что выборки, полученные при контроле . данных без помех или с помехами со5 вершенно одинаковы (при воздействии помех в промежутках между синхроимпульсами) , то короткие помеховые импульсы на формирование сигнатуры не влияют. По приходу сигнала Стоп •0 триггер 1 устанавливается в нулевое состояние. Нулевой уровень с выхода триггера 1 запрещает прохождение синхроимпульсов на вход формирователя 2 сигнатур. Цикл анализа в режиме конт15 роля данных закончен. Сформированная в сдвиговом регистре 14 с обратными связями сигнатура отображается блоком 3 индикации.The signature analyzer operates in two modes. When working in data control mode, input 12 receives a zero level. Upon the arrival of the Start signal, counter 8 and shift register 14 are reset (reset circuits are not shown conditionally), trigger 1 is set to a single state. A single level from the output of trigger 1 allows the clock from input 1.3 to go to the sync input of the shift register 14. From input 11, the analyzed data without interference (position 19 in FIG. 3) or with interference (position 20 in FIG. 3) is received through the adder 15-1 modulo two to the input of the register 14, which operates in a shift mode of information recorded in it. Information is recorded in the shift register 14 with feedbacks at the time 1270773 ² ni, corresponding to the leading edge of the synchronization pulses. Due to the fact that the samples obtained under control. Since the data without interference or with interference are exactly the same (under the influence of interference in the intervals between the clock pulses), short interference pulses do not affect the signature formation. Upon the arrival of the Stop • 0 signal, trigger 1 is set to zero. The zero level from the output of trigger 1 prohibits the passage of clock pulses to the input of the shaper 2 of the signatures. The analysis cycle in data control mode 15 is completed. The signature generated in the shift register 14 with feedbacks is displayed by the indication unit 3.

В режиме контроля данных и помех 20 на вход 12.поступает единичный уровень. По приходу сигнала Пуск счетчик 8 и сдвиговый регистр 14 сбрасываются, триггер 1 устанавливается |в единичное состояние, единичный уровень с выхода триггера 1 разрешает анализируемому цифровому сигналу без помех (позиция 19, фиг.З) или с помехами (позиция 2.0, фиг.З) с входа 11 поступать через элемент ИЛИ 5 и через 30 формирователь 6 импульсов, через элемент 2И-ИПИ 7 на синхровход сдвигового регистра 14. Формирователь 6 импульсов выдает импульсы по заднему фронту входного сигнала, а совокуп35 ность формирователя 6 .импульсов и элемента ИЛИ 5 позволяет обеспечивать запись информации в сдвиговый регистр .14 как по переднему, так и по заднему фронту.In the control mode of data and interference 20 to the input 12. receives a single level. Upon the arrival of the Start signal, the counter 8 and the shift register 14 are reset, trigger 1 is set to a single state, the unit level from the output of trigger 1 allows the analyzed digital signal without interference (position 19, Fig. 3) or with interference (position 2.0, Fig. 3) ) from input 11 to enter through the element OR 5 and through 30 the shaper 6 pulses, through the element 2I-IPI 7 to the sync input of the shift register 14. The shaper 6 pulses generates pulses at the trailing edge of the input signal, and the totality 35 of the shaper 6. pulses and the element OR 5 allows both ensures, recording of information into the shift register .14 both anterior and the posterior edge.

Сдвиговый регистр 14 работает в режиме параллельной записи информа-. . ции, поступающей со счетчика 8 и с выходов сумматоров по модулю два 15-2-15-и.The shift register 14 operates in a parallel information recording mode. . tion coming from the counter 8 and from the outputs of the adders modulo two 15-2-15.

4$4 $

После сброса, счетчика 8, с приходом очередного синхроимпульса, на выходе счетчика 8 формируется параллельный код, однозначно соответствую50 щий данному временному интервалу. Каждый передний и задний фронт импульсов анализируемого цифрового сигнала осуществляет запись текущего состояния счетчика 8 и сигнала с вхо55 да 11 в формирователь 2 сигнатур, каждый выходной разряд которого, кроме первого, представляет собой сумму по модулю два соответствующего вход3 ного разряда и наперед выбранных обтур соединена с группой входов блоратных связей.After resetting, counter 8, with the arrival of the next sync pulse, a parallel code is generated at the output of counter 8, which uniquely corresponds to this time interval. Each leading and trailing edge of the pulses of the analyzed digital signal records the current state of the counter 8 and the signal from input 55 to 11 into the signature generator 2, each output bit of which, except the first, is a modulo sum of two corresponding input bits and connected to a group of entrances of blorate bonds.

Параллельный поток данных, поступающих на формирователь сигнатур, однозначно определяется временным положением передних и задних фронтов импульсов контролируемого сигнала.The parallel flow of data arriving at the signature generator is uniquely determined by the temporal position of the leading and trailing edges of the pulses of the signal being monitored.

Входные массивы данных, полученные при анализе сигнала без помех и сигнала с помехами отличаются, что приводит к формированию различных сигнатур для одного и того же сигнала в зависимости от наличия в нем помех.The input data arrays obtained in the analysis of a signal without interference and a signal with interference are different, which leads to the formation of different signatures for the same signal depending on the presence of interference in it.

По приходу с входа Ί0 сигнала <5Upon arrival from the input Ί 0 signal <5

Стоп триггер 1 устанавливается в нулевое состояние и запрещает поступление анализируемых данных на синхровход сдвигового регистра 14. Цикл анализа в режиме,контроля данных и 20 помех на этом заканчивается. Сформированная формирователем 2 сигнатура отображается на блоке индикации.Stop trigger 1 is set to zero and prohibits the arrival of the analyzed data to the sync input of the shift register 14. The analysis cycle in the mode, data control and 20 interference ends here. The signature generated by the driver 2 is displayed on the display unit.

ка индикации, выход формирователя импульсов соединен с первым входом элемента ИЛИ, управляющие входы Пуск и Стоп анализатора соединены соответственно с единичным и нулевым входами триггера, отличающий— с я тем, что, с целью увеличения достоверности контроля, анализатор Ю содержит счетчик, элемент НЕ и элемент 2И-ИЛИ, первые входы первого и второго элементов И которого соединены с выходом триггера,вторые входы первого и второго элементов И элемента 2И-ИЛИ соединены соответственно с выходами элемента ИЛИ и элемента НЕ, вход которого соединен с третьим входом первого элемента И элемента 2И-ИЛИ, с входом установки режима формирователя сигнатур и является входом Режим анализатора, третий вход второго элемента И элемента 2И-ИЛИ соединен со счетным входомAs an indication, the output of the pulse shaper is connected to the first input of the OR element, the control inputs of the Start and Stop analyzer are connected respectively to the single and zero inputs of the trigger, which differs in that, in order to increase the reliability of the control, the analyzer U contains a counter, an element NOT and an AND-OR element, the first inputs of the first and second elements AND of which are connected to the trigger output, the second inputs of the first and second elements AND of the 2-OR element are connected respectively to the outputs of the OR element and the NOT element, whose input is connected n with the third input of the first AND element of the AND-OR element, with the input of the signature mode setting and is the Analyzer mode input, the third input of the second AND element of the II-OR element is connected to the counting input

Claims

The invention relates to computing and can be used to monitor and diagnose digital devices. The aim of the invention is to increase the reliability of the control. Figure 1 shows the functional diagram of the proposed signature analyzer; figure 2 - functional diagram of the driver signatures; FIG. 3 shows timing diagrams for the description of the principle of operation. The signature analyzer (FIG. 1) contains a trigger 1, a driver of 2 signatures, an indication unit 3, a HE 4 element, an OR 5 element, a Pulse shaper 6, an AND-OR 7 element 2, 8 counters, Start 9 and Stop 10 control inputs, information input 11, input Mode 12, synchronous input 13. Shaper 2 signatures (FIG. 2) contains a shift register 14 and a modulo two 15-1-15 - M according to the number of register bits. The timing diagrams (FIG. 3) show the following notation: the sync signals 16 at the input 13; signal 17 at input 9; signal 18 at input 10; signal 19 at information input 11 in the absence of interference; signal 20 at information input 11 in the presence of interference. The numbers under the timing diagrams show the status of the information inputs of the parallel recording of the driver 2 signatures (shift register 14) at the corresponding points in time. Signature analyzer works in two modes. When working in relasim control data to the input 12 enters the zero level. Upon arrival of the Start signal, the counter 8 and the shift register 14 are reset (the reset circuits are conventionally not shown), the trigger 1 is set to one state. The unit level from the output of the trigger 1 allows the sync-pulse from input 1.3 to arrive at the synchronous input of the shift register 14. From input 11, data are analyzed without interference (position 19 in FIG. 3) or with interference (position 20 in FIG. 3) through the adder 15 -1 modulo two to the input of register 14, which operates in the shift mode of the information recorded in it. Recording information in the shift register 14 with feedback is made at times corresponding to the front of the front of the synchronization pulses. Due to the fact that the samples obtained under control. Since the data without interference or with interference are exactly the same (when the interference occurs between the sync pulses), short interfering pulses do not affect the signature generation. Upon arrival of the stop signal, trigger 1 is set to the zero state. Well. The level from the output of trigger 1 prohibits the passage of sync pulses to the input of the driver 2 signatures. The analysis analysis cycle is complete. The signature generated in the shift register 14 is displayed by the display unit 3. In the mode of controlling data and interference, a single level arrives at the input 12. Upon arrival of the Start signal, the counter 8 and the shift register 14 are reset, the trigger 1 is set to a single state, the unit level from the output of the trigger 1 enables the analyzed digital signal without interference (position 19, FIG. 3) or with interference (position 20, FIG. 3) from input 11 to enter through the element OR 5 and through the driver 6 pulses, through the element 2I-OR 7 to the synchronous input of the shift register 14. The driver 6 pulses emit pulses on the falling edge of the input signal, and the combination of the driver 6 pulses and the element OR 5 allows Chiva recording information in the shift register .14 both anterior and the posterior edge. The shift register 14 operates in the parallel recording mode information-. . tion coming from the counter 8 and from the outputs of the adders modulo two 15-2-15-i. After resetting the counter 8, with the arrival of the next sync pulse, the output of the counter 8 generates a parallel code that uniquely corresponds to a given time interval. Each leading and trailing edge of the analyzed digital signal pulses records the current state of the counter 8 and the signal from input 11 into the driver of 2 signatures, each output bit of which, except the first one, is a modulo sum of two corresponding input bits and in advance selected feedback links. The parallel data stream delivered to the signature driver is uniquely determined by the temporal position of the leading and trailing edges of the pulses of the monitored signal. The input data arrays obtained when analyzing a signal without interference and a signal with interference are different, which leads to the formation of different signatures for the same signal depending on the presence in it. On arrival from the input 10 of the signal, Stop trigger 1 is set to the zero state and prohibits the posting of the analyzed data on the sync input of the shift register 14. The analysis cycle in the mode, data monitoring and interference ends there. The signature generated by shaper 2 is displayed on the display unit. Claims A signature analyzer comprising a signature generator, an indication unit, a pulse generator, a trigger, and an OR element, the information input of the serial command generator of the signature generator being the information input of the analyzer, a group of outputs of the signal generator. Mode iz ° HHipopM. 3 The sync tour is connected to the group of inputs of the display unit, the output of the pulse generator is connected to the first input of the OR element, the control inputs of the Start and Stop analyzers are connected to the single and zero trigger inputs, respectively, in that the analyzer contains a counter , element-NOT and element 2И-Ш1И, the first inputs of the first and second elements AND of which are connected to the trigger output, the second inputs of the first and second elements AND of the element 2И-OR are connected respectively to the outputs of the element nta OR or the element NOT, the input of which is connected to the third input of the first element AND of the element 2И-OR, with the input of the installation of the mode of the signature generator mode and Vd. The input of the analyzer mode, the third input of the second element AND element 2И-OR is connected to the counting input of the counter and is the synchronous input of the analyzer, the output of the element 2И-OR is connected to the synchronous input of the signature generator, the information input of the sequential recording and the first information input of the parallel recording are combined and connected with the input of the pulse generator and the second input of the OR element, the group of outputs of the counter is connected to the group of information inputs of the parallel recording of the signature generator.