SU1267422A1 - Устройство дл контрол цифровых блоков - Google Patents

Устройство дл контрол цифровых блоков Download PDF

Info

Publication number
SU1267422A1
SU1267422A1 SU853884554A SU3884554A SU1267422A1 SU 1267422 A1 SU1267422 A1 SU 1267422A1 SU 853884554 A SU853884554 A SU 853884554A SU 3884554 A SU3884554 A SU 3884554A SU 1267422 A1 SU1267422 A1 SU 1267422A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
control
input
probe
signature
Prior art date
Application number
SU853884554A
Other languages
English (en)
Inventor
Владимир Викторович Мамонов
Владимир Анатольевич Цуканов
Original Assignee
Предприятие П/Я В-2097
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2097 filed Critical Предприятие П/Я В-2097
Priority to SU853884554A priority Critical patent/SU1267422A1/ru
Application granted granted Critical
Publication of SU1267422A1 publication Critical patent/SU1267422A1/ru

Links

Landscapes

  • Testing Or Calibration Of Command Recording Devices (AREA)

Abstract

Изобретение относитс  к вычислительной технике и мо сет быть использовано при контроле и ,кe слолшых цифровых устройств. Целью изобретени   вл етс  повышение достоверности контрол . Устройство содержит блок питани , блок управлени , рёзистивный делитель напр жени , контактный зонд, задатчик тестов, два дифференциальных усилител , формирователь сигнатур, элемент И, буферный регистр, два триггера и три индикатора . Существенной особенностью устройства  вл етс  сокращение ручных операций при контроле цифровых устройств . Единственной ручной операциeij  вл етс  перестановка зонда по точкам контрол . Запуск и остановка, сигнатурного анализатора, а также сброс его в исходное состо ние при нарушении контактировани  происходит автоматически. Данна  особенность, а также повышение визуальной инфорi мативности процесса формировани  сигнатуры позвол ют повысить достовер (Л ность контрол . 1 з.п. ф-лы, 2 ил. ,

Description

ю
05
N( to to
Изобретение относитс  к вычислительной технике и может быть использовано при контроле и наладке сложНых цифровых устройств.
Целью изобретени   вл етс  повышеие достоверности контрол ,
На фиг. 1 приведена структурна  схема сигнатурного анализатора; на иг, 2 - функциональна  схема блока управлени .
Устройство (оиг,1) содержит блок 1 питани , блок 2 управлени , резистивный делитель напр жени , содержаий первый 3 и второй 4 резисторы, контактный зонд 5, задатчик 6 тестов, контролируемый блок 7, первый 8 и второй 9 дифференциальные усилители, формирователь 10 сигнатур, элемент И 11, буферный регистр 12, первый 13 и второй 14 триггеры, первый 15, второй 16 и третий 17 индикаторы,
Блок 2 управлени  содержит генератор 18 тактовых импульсов, элемент НЕ 19, элемент И 20, счетчик 21, дешифратор 22, элемент ШШ 23,
Блок 2 управлени  синхронизирует работу всего анализатора, вырабатыва  сигналы Начало, Сдвиг, Конец и Адрес. Перевод ангшизатора из исходного состо ни  Б рабочее (режим формировани  сигнатуры) осуществл етс  через элемент НЕ 19 блока 2 управлени  изменением состо ни  на его входе в зависимости от изменени  положени  зонда 5. Если зонд 5 не установлен на точку контрол  контролируемого блока 7, то состо ние исходное; если зонд 5 установлен на точку контрол  контролируемого блока 7 и обеспечено контактирование его с точкой - состо ние рабочее.
Первый 3 и второй 4 резисторы,подключенные соответственно к выводам корпус и +5В блока 1 питани ,выбраны таким o6pa30Mj что в их общей точке возникает запрещенный потенциал около +1,5 В в случае, если отсутствует контакт между зондом 5 и точкой контрол  блока 7. При наличии контакта в общей точке резисторов 3 и 4 присутствуют сигналы логического О ( -ь 0,4 В) или логической 1 ( 2,4 В).
Контактный зонд 5 обеспечивает подключение точек контрол  контролируемого блока 7 через второй дифферени;иапьный усилитель 9 к информационному входу формировател  10 сигнатур .
Задатчик b тестов представл ет собой блок посто нной пам ти. Он обеспечивает по адресам, задаваемым счетчиком 21 блока 2 управлени  (сигналы Адрес), выдачу на контролируемый блок 7 последовательности контрольных тестов.
Первый 8 и второй 9 дифференциальные усилители и элемент И 11 осуществл ют измерение потенциала в точке контрол  контролируемого блока 7,подключенной через зонд 5 на первый (отрицательный ) вход первого 8 и второй (положительный) вход второго 9 дифференциапьных усилителей. На второй (положительный) вход первого 8 дифференциального усилител  с блока 1 питани  подаетс  верхнее опорное напр жение + 2,4 В, а на первый (отрицательный ) вход второго 9 дифференциального усилител  подаетс  нижнее опорное напр жение + 0,4 В с блока 1 питани .
Формирователь 10 сигнатур представл ет собой сдвигающий регистр, охваченный кольцом обратной св зи через элемент сложени  по модулю два. Буферный регистр 12 обеспечивает хранение сформированных в формирователе 10 сигнатур, а состо ни  буферного регистра 12 индицируютс  первым индикатором 15.
Триггер 13 управл етиндикацией второго индикатора 16, на котором индицируютс  состо ни  контактировани  зонда 5 с точками контрол  контролируемого блока 7.
Триггер I4 управл ет индикацией третьего индикатора 17, на котором индицируютс  состо ни  конца формировани  текущей сигнатуры.
Устройство работает следующим образом .

Claims (2)

  1. По включению устройства при перемещении зонда 5 с предыдущей на последующую точки контрол  блока 7 и во всех других случа х неконтактировани  зонда 5 с выбранной точкой контрол  блока 7 в общей точке резисторов 3,4, первого В., второго 9 дифференциальных усилителей и зонда 5 устанавливаетс  запрещенный потенциал + 1,5 В. В результате на выходах обоих усилителей 8 и 9 присутствует одновременно уровень 1, на выходе элемента И 1 1., св занного входами с выходами дифференциальных усилителей 8 и 9, всегда присутствует 1, а на 3 выходе элемента НЕ 19 блока 2 управлени  устанавливаетс  О. В этом состо нии в блоке 2 управлени  элемент НЕ 19 блокирует прохождение импульеов с генератора 18 через элемен И 20 на счетчик 21 и устанавливает счетчик 21 в исходное состо ние. Лог. 1 элемента И 11 триггеры 13, 14 устанавливаютс  в состо ни , при которых индикатор 16 показывает отсутствие контакта между зондом 5 и точкой контрол  блока 7, а индикатор 17 - отсутствие конца формировани  сигнатуры. Описанное состо ние устройства  вл етс  исходным. Устрой ство будет устанавливатьс  в исходное состо ние во всех случа х неконтактировани  зонда 5 сточкой контро л  блока 7. При установке зонда 5 в точку контрол  блока 7 и обеспечении контакта между ними в общей точке резисторов 3, 4, первого 8, второго 9 дифференциальных усилителей и зонда 5 установитс  потенциал высокого ( : + 2,4 В) или низкого (+0,4В) уровней. Резисторы 3, 4 не измен ют потенциалов О и 1 на входах дифференциальньгх усилителей 8 и 9. При О на входах усилителей 8 и 9 на вы ходе усилител  8 будет 1, на выходе усилител  9 - О. При 1 на вхо дах усилителей 8 и 9 на выходе усилител  8 будет О, а на выходе усилител  9 - 1. В результате на выходе элемента И 11 сигнал всегда равен О, а на выходе элемента НЕ 19 ,блока 2 управлени  - 1. Сигнал с выхода элемента НЕ 19 блока 2 управлени  (фиг.2) снимает исходную установку счетчика 21, открывает элемент И 20, и импульсы с генератора 18 блока 2 управлени  поступают на счетчик 21. Счетчиком 21 блока 2 управлени  вырабатываютс  адреса, которые поступают на задатчик 6 тестов. Дешифратором 22 блока 2 управлени  вьфабатываютс  последовательно управл ющий импульс Начало, сери  импульсов Сдвиг через элемент ИЛИ 23 блока 2 управлени  и управл ющий импульс Конец, которые обеспечивают работу формировател  10 сигна тур. По сигналу Начало формирователь 10 сигнатур сбрасываетс  в исходное состо ние, и триггер 13 устанавлива22 . 4 етс  в состо ние, при котором индикатор I6 индицирует наличие контакта между зондом 5 и точкой контрол  блока 7, Задатчик 6 тестов по адресам, выданным счетчиком 21, выдает на входы контролируемого блока 7 последовательность контрольных тестов один за другим. В результате на зонд 5 с точки контрол  блока 7 начинает поступать последовательность сигналов (О sr + 0,4 В и + 2,4 В). Данна  последовательность с зонда 5 повтор етс  на выходе дифференциального усилител  9 и поступает на вход формировател  10 сигнатур, где записываетс  по сигналам Сдвиг, поступившим с элемента HlUi 23 блока 2 управлени . Эта запись будет происходить до тех пор, пока дешифратор 22 блока 2 управлени  не выработает управл ющий импульс Конец. Данный импульс разрешает запись сформированной в формирователе 10 сигнатуры в буферный регистр 12, состо ни  которого индицируютс  на индикаторе 15. В то же врем  иьшульс Конец перебрасывает триггер 14 в противоположное состо ние и на индикаторе I7 по вл етс  индикаци  конца формировани  сигнатуры. Если за врем  формировани  cHrHiaтуры произойдет нарушение контакта между зондом 5 и точкой контрол  блока 7 - анализатор вернетс  в исходное состо ние, характеризуемое индикацией неконтактировани  на индикаторе 16 и индикацией незавершени  конца формировани  сигнатуры на индикаторе 17. С восстановлением контак- . та зонда 5 с точкой контрол  блока 7 процесс формировани  сигнатуры начинаетс  сначала. Индикатор 16 обеспечивает индикацию состо ни  отсутстви  контакта между зондом 5 и точкой контрол  блока 7 . Поскольку индикатор управл етс  триггером 13, то момент неконтактировани  всегда запоминаетс  триггером 13, а сброс индикации неконтактировани  осуществл етс  только по приходу управл ющего импульса Начало . Это обеспечивает визуальный контроль всех состо ний неконтактировани . При этом момент изменени  индикации индикатора 16 управл ющим импульсом Начало можно считать моS ментом начала формировани  сигнатуры . Индикатор 17 обеспечивает индика цию конца формировани  сигнатуры и устанавливает факт соответстви  полученной сигнатуры именно выбранной точке контрол  блока 7, а не тех то чек сигнатуры, которые были записаны ранее в буферном регистре 12. От сутствие индикации конца формироваки  сигнатуры на индикаторе 17 при одновременном отсутствии индикации неконтактировани  на индикаторе 16 указывает на незавершенность процес са правильного формировани  сигнату ры. Сигнатура, индицируема  в данны момент на индикаторе 15, считаетс  старой и игнорируетс . Индикаци  индикаторов 16 и 17 обеспечивает полную и однозначную визуальную информацию о процессе формировани  сигнатуры и состо нии анализатора. Элемент НЕ 19 блока 2 управлени  обеспечивает однозначную установку устройства в рабочее или исходное состо ние. Это возможно в силу того что на выходе элемента И 11, соединенном с входом элемента НЕ 9 блока 2 управлени , состо ни  неконтак тировани  и контактировани  всегда определены однозначно; 1 - при не контактировании и О - при контактировании . Состо ни  устройства оче видным образом получаютс  св занными с положением зонда 5: последние убран с точки контрол  блока 7 - состо ние исходное или зонд 5 установлен в точку контрол  блока 7 и обес печено контактирование - состо ние рабочее, Таким образом, повышение визуаль ной информативности процесса формировани  сигнатуры и введение автома тического управлени  переводом анализатора из исходного состо ни  в рабочее и наоборот положеьш ми зонда 5 позвол ет повысить достоверность контрол  цифровых блоков,, В то же врем  сокращаютс  аппара турные затраты, повышаетс  надежность функционировани  за счет упро щени  блока 2 управлени . Ещснственной ручной операци€;й ос таетс  перестановка зонда 5 по точкам контрол  блока 7. Формула изобретени Устройство дл  контрол  цифровых блоков, содержащее блок, питани ,бло 26 управлени , задатчик тестов, контактный зонд, два дифференциальных усилител , резистивный делитель напр жени , формирователь сигнатур, буферньй регистр,, элемент И, первый триггер , первый и второй индикаторы,причем группа выходов блока управлени  соединена с группой входов задатчика тестов, группа 1зыходов которого подключена к группе информационных входов контролируемого блока, информационные выходы которого через контактный зонд подключены к выходу резистивного делител  напр жени , первому входу первого и второму входу второго диф4зеренци;1льных усилителей, второй вход первого и первый вход второго диф зеренцигшьных усилителей соединены соответственно с первым и вторым выходами блока питани , третий и четвертый выходы которого соединены с входами резистивного делител  напр жени , выход первого дифференциального усилител  соединен с первым входом элемента И, выход которого соедршен с S-входом первого триггера, R-вход которого соединен с первым выходом блока управлени  и управл ющим входом окна измерени  формировател  сигнатур, синхровход которого соединен с вторым выходом блока управлени , группа информационных выходов формировател  сигнатур соединена с группой информационных входов буферного р€;гистра, группа выходов которого соединена с группой входов первого индикатора, выход второго дифференциального усилител  соединен с вторым входом элемента И и информационным входом формировател  сигнатур, отличающеес  тем, что, с целью повьпиени  достоверности контрол , устройство содержит второй триггер и третий индикатор,, вход которого соединен с выходом второго триггера, R-вкод которого соединен с третьи выходом блока управлени  и стробирующим входом буферного регистра, вход блока управлени  соединен с выходом элемента И и 5 входом второго триггера, вход второго индикатора соединен с выходом первого триггера.
  2. 2. Устройство по П.1, о т л и -. чающеес  тем, что блок управлени  содержит элемент ИЛИ, элемент И, элемент НЕ, дешифратор, счетчик и генератор тактовых импульсов, выход
    которого соединен с первым входом элемента И, выход которого соединен со счетным входом счетчика, группа выходов которого соединена с группой входов дешифратора и  вл етс  группой выходов блока управлени , первый и последний выходы дешифратора  вл ютс  соответственно первым и третьим
    выходами блока управлени , а остальные выходы дешифратора соединены с входами элемента ИЛИ, выход которого  вл етс  вторым выходом блока управлени , вход элемента НЕ  вл етс  входом блока управлени , выход элемек .та НЕ соединен с вторьм входом элемента И и установочным входом счетчика.
SU853884554A 1985-04-17 1985-04-17 Устройство дл контрол цифровых блоков SU1267422A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853884554A SU1267422A1 (ru) 1985-04-17 1985-04-17 Устройство дл контрол цифровых блоков

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853884554A SU1267422A1 (ru) 1985-04-17 1985-04-17 Устройство дл контрол цифровых блоков

Publications (1)

Publication Number Publication Date
SU1267422A1 true SU1267422A1 (ru) 1986-10-30

Family

ID=21173245

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853884554A SU1267422A1 (ru) 1985-04-17 1985-04-17 Устройство дл контрол цифровых блоков

Country Status (1)

Country Link
SU (1) SU1267422A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Электроника. 1977, № 5, с.23-33. Авторское свидетельство СССР № 1003099, кл. G 06 F 15/46, 1981. *

Similar Documents

Publication Publication Date Title
US3836851A (en) Digital oscilloscope control apparatus
US4523289A (en) Time interval measuring system
CA1172361A (en) Logic analyzer for a multiplexed digital bus
US3581196A (en) Digital capacitance meter by measuring capacitor discharge time
SU1267422A1 (ru) Устройство дл контрол цифровых блоков
SU849478A1 (ru) Селектор импульсов
SU1078610A1 (ru) Устройство дл измерени длительности переходного процесса
SU1190293A1 (ru) Фазометр
SU1180821A1 (ru) Устройство дл определени погрешности измерени вольтметром
SU1328796A1 (ru) Устройство дл измерени временных параметров реле
SU555342A1 (ru) Устройство дл измерени скорости вращени
SU966621A1 (ru) Устройство дл определени среднеквадратичного отклонени флюктуаций фазы
SU1698825A1 (ru) Устройство дл измерени внутреннего сопротивлени вольтметра
SU785990A1 (ru) Измеритель времени переходного процесса установлени частоты
SU556325A1 (ru) Устройство дл измерени непрерывных физических величин
SU1737731A1 (ru) Преобразователь синусно-косинусных сигналов в последовательность импульсов
RU2041473C1 (ru) Логический пробник
SU1383217A2 (ru) Устройство дл измерени отношени частот двух сигналов
SU824122A1 (ru) Устройство дл определени параметровпРОцЕССА дРЕбЕзгА KOHTAKTOB
SU1354194A1 (ru) Сигнатурный анализатор
SU1504626A1 (ru) Устройство дл измерени посто нной времени
RU2002301C1 (ru) Устройство дл определени показателей надежности объектов
SU920788A1 (ru) Устройство дл регистрации времени работы оборудовани
SU1343417A1 (ru) Устройство дл контрол цифровых блоков
JPH0673227B2 (ja) 磁気デイスク特性測定装置